سیستم های دیجیتال ۲

دکتر کعبی

نرم افزار MOUNRIVER V 1.9

مراجع:

1) Computer Organization and Design

RISC-V EDITION

نویسنده : دیوید پترسون David A.Patterson ، جان هنسی John L. Hennessy

2) Digital Design and Computer Architecture

RISC-V Edition

نویسنده : سارا هریس Sarah L. Harris ، دیوید هریس David Money Harris

تحقیق برای جلسه آینده:

1)CMSIS: **C**ortex **M**icrocontroller **S**oftware **I**nterface **S**tandard

2)HAL: Hardware Abstraction Layer

3)Modern Computer Architecture and Organization

Datasheet CH32V303-305-307

Datasheet CH32x


◉ دسته بندی رایانه ها:

1. ابر رایانه ها
   - نوع سرور
   - محاسبات علمی و مهندسی پیشرفته

2. رایانه های سرور (کاری)
   - شبکه محور

3. رایانه شخصی
   - همیشه بین قدرت پردازش /هزینه مطالعه می شود

عصر پسا رایانه:



◉ Personal Mobile Device (PMD)

- Battery operated
- Connects to the Internet
- Hundreds of dollars

- Smart Phones, tablets, electronic glasses

◉ Cloud computing

- Ware house scale Computers (WSC)
- Software as a Service (SaaS)
- Portion of software run a PM and a Portion run in the Cloud
- Amazon and Google

◉ آنچه خواهید آموخت:

1)نحوه ترجمه برنامه ها به زبان ماشین و اینکه سخت افزار چگونه اجرا می کند

2)رابط سخت افزار/ نرم افزار

3)چه چیزی عملکرد برنامه را تعیین می کند؟ و چگونه می توان آن را بهبود بخشید؟

4)چگونه طراحان سخت افزار عملکرد را بهبود می بخشند؟

5)پردازش موازی چیست؟

◉ درک مفاهیم کارایی:

Algorithm

- Determines number of operations executed

Programming Language, compiler, architecture

- Determine number of machine instructions executed per operation

Processor and memory system

- Determine how fast instructions are executed

I/O system (including OS)

- Determines how fast I/O operations are executed

◉ هفت اندیشه (راهکار) بزرگ:

- Use abstraction to simplify design
- make the Common case fast
- Performance via parallelism
- Performance via Pipelining
- Performance via prediction
- Hierarchy of memories
- Dependability via redundancy

◉ درون برنامه چه خبره؟

- نرم افزار کاربردی
  - به زبان سطح بالا نوشته شده است(high-level language)
- سامانه نرم افزاری
- کامپایلر که زبان سطح بالا را به زبان ماشین تبدیل می کند
  - سیستم عامل : کد سرویسی
    - مدیریت ورودی / خروجی داده
    - مدیریت حافظه و ذخیره سازی
    - برنامه ریزی وظایف و به اشتراک گذاری منابع
- سخت افزار
  - پردازنده ، حافظه، کنترلر های ورودی/ خروجی

Hard ware
System software
Application software

◉ سطوح کد برنامه:

- زبان سطح بالا
  - سطح انتزاع به حوزه مسئله نزدیکتر است.
  - بهره وری و قابلیت حمل را فراهم می کند.

- زبان اسمبلی
  - نمایش متنی دستور العمل ها

- نمایش سخت افزاری
  - ارقام باینری (بیت)
  - دستورالعمل ها و داده های رمز گذاری شده

- اجزاء یک رایانه
  - در انواع یارانه ها اجزاء یکسان هستند.
  - دسکتاپ ، سرور، میکروکنترلر

- ورودی /خروجی شامل
  - دستگاه های رابط کاربری
  - صفحه کلید ، موشواره ، صفحه نمایش

- ادوات ذخیره ساز

- دیسک سخت ، سی دی ، دی وی دی ، فلش

- ادوات مبدل شبکه
  - برای تبادل داده با سایر رایانه ها


◉ صفحه لمسی

- دستگاه پسا رایانه است
- جایگزین صفحه کلید و موشواره
- در انواع مقاومتی و خازنی ساخته می شود.
- بیشتر تبلت ها و تلفن های هوشمند فناوری خازنی استفاده می کنند
- فناوری خازنی ،لمس چندگانه را امکان پذیر کرده است.


◉ دیدن از پشت شیشه

- LCD screen picture elements (Pixel)
  - Mirrors content of frame buffer memory

Frame buffer



Raster scan CRT display



◉ درون پردازنده (CPU) چه خبره؟

- Data path: performs operations on data
- Control sequences data path, memory,
- Cache memory
  - Small fast L. Small SRAM memory for immediate access to data
- A12 processor

◉ هنر مدیریت پیچیدگی ها

چگونه چیزهایی را طراحی کنیم که خیلی بزرگ هستند و نمی توانند به طور همزمان در مغز یک نفر جای بگیرند ؟

- انتزاع (پوشاندن جزئیات)
- انضباط
- سه وای (The Three-y's)
  - سلسله مراتب(Hierarchy)
  - مدولار بودن(Modularity)
  - منظم بودن(Regularity)

اگر جزئیات مهم نیستند ، آنها را بپوشانید.

Application Software	Programs
Operating systems	device drivers
Architecture	instructions register
Micro-Architecture	data paths controllers
Logic	

◉ انتخاب های طراحی را عمداً محدود می کنید

- مثال ، رشته دیجیتال
  - ولتاژهای گسسته به جای پیوسته
  - طراحی ساده تر از مدارهای آنالوگ ، می توان سیستم های پیچیده تری ساخت
  - سیستم های دیجیتال جایگزین پیشینیان آنالوگ
    - به عنوان مثال : دوربین هایی دیجیتال ، تلویزیون دیجیتال ، تلفن همراه : سی دی ها

◉ انتزاعات

- انتزاع به ما کمک کند تا با پیچیدگی ها کار بیایم
  - پنهان سازی جزئیات سطح پائین

- معماری مجموعه دستور (ISA) **I**nstruction **S**et **A**rchitecture
  - رابط سخت افزار / نرم افزار

- رابط باینری برنامه
  - ISA به علاوه رابط نرم افزاری سیستم

- پیاده سازی
  - رابط و جزئیات زیر مجموعه

◉ مکانی امن برای داده ها

- Volatile main memory
  - Loses instructions and data when Power off
- Non-volatile secondary memory
  - Magnetic disk
  - Flash memory
  - Optical disk (CDROM, DVD)

◉ شبکه ها:

- Communication, resource sharing, nonlocal access
- Local area network(LAN): Ethernet

- Wide area network (WAN): the Internet
- Wireless network: Wi-Fi, Bluetooth

◉ روند های فناوری

- فناوری الکترونیک همچنان در حال تکامل است
- افزایش ظرفیت و کارایی
- کاهش هزینه

◉ فناوری نیمه هادی

- سیلیکون : نیمه هادی
- اضافه کردن مواد برای تبدیل خواص:
  - هادی ها
  - عایق ها
  - کلید

◉ شناخت مدارهای مجتمع

Silicon ingot → Slicer → Blank wafers → 20 to 40 processing steps

↓

Tested dies ← Dicer | Tested wafer ← wafer tester ← Patterned wafers

↓

Bond die to Package → Packaged dies → Part tester → Tested Packaged dies

↓

Ship to Customers

- بازده : نسبت تراشه های سالم در هر ویفر

◉ هزینه ساخت مدار مجتمع

- رابطه غیر خطی با مساحت و میزان نقص
  - هزینه ویفر و مساحت ثابت است

- میزان غیبت توسط فرآیند تولید تعیین می شود
- مساحت تراشه را معماری و طراحی مدار تعیین می کند

◉ زمان پاسخگویی و توان عملیاتی (Response Time and Throughput)

- زمان پاسخ چقدر
  - طول می کشد تا یک کار انجام انجام شود

- توان عملیاتی
  - کل کار انجام شده در واحد زمان . به عنوان مثال ، وظایف معاملات / ... در ساعت

- چگونه زمان پاسخ و توان عملیاتی تحت تأثیر قرار می گیرد؟
  - پردازنده را با نسخه سریعتر جایگزین می کنید ؟
  - پردازنده های بیشتری ندی اضافه می کنید؟

- فعلا روی زمان پاسخ تمرکز خواهیم کرد.

◉ کارایی نسبی

- تعریف کارایی:

$$\text{Performance (کارایی)} = \frac{1}{Execution\ Time\ \text{(پاسخ زمان)}}$$

پردازنده x از پردازنده y ، n برابر سریعتر است.

$$\frac{\text{Performance x}}{\text{Performance y}} = \frac{Execution\ timery}{Execution\ timex} = \text{n}$$

مثال) مقایسه زمان اجرایی یک برنامه روی دو پردازنده A وB :

10s on A , 15s on B

Execution Time$_B$ / Execution Time$_A$ = 15/10 = 1.5

بنابراین A ، 1.5 برابر سریعتر از B است.

◉ اندازه گیری زمان اجرا (Measuring Execution Time)

- زمان سپری شده
  - کل زمان پاسخگوی ما از جمله تمام جنبه ها :
  - پردازش ، ورودی / خروجی ، سربار سیستم عامل، زمان بیکاری

- کارای سیستم را تعیین می کند $T_{elapsed} = T_{CPU} + T_{I/O} + T_{os} + T_{idle}$

◉ زمان CPU

- زمان صرف شده برای پردازش یک کار معیین
  - کسر کنید: زمان I/O ، سهم سایر وظایف
- شامل زمان CPU برنامه و زمان CPU سیستم عامل است
- برنامه هایی مختلف به گونه ای متفاوت تحت تأثیر کارایی CPU و سیستم عامل قرار می گیرند

◉ CPU Clocking

عملکرد سخت افزار دیجیتالی با یک پالس ساعت با نرخ ثابت تنظیم می شود.

- Clock Period: duration of a clock cycle
  - e.g. , 250 ps = 0.25 ns = 250 x 10^{-12} s
- Clock frequency (rate), cycles per second
  - e.g., 400 GHz = 4000 MHz = 400 x 10^9 Hz , $f_{Clock} = \frac{1}{T}$

◉ زمان CPU :

$$T_{CPU} = \text{CPU Clock Cycles} \times T = \frac{\text{CPU Clock Cycles}}{\text{Fclock}}$$

◉ بهبود کارایی:

- کاهش تعداد چرخه های پالس ساعت
- افزایش فرکانس (نرخ) پالس ساعت
- طراح سخت افزار اغلب باید نرخ ساعت را با شمارش چرخه مصالحه کند.

مثال زمان CPU: Computer A:2 GHz Clock , 10s CPU time

1. Designing Computer B

Aim for 45 CPU time

Can do faster clock, but causes 1.2 × clock cycles

2. How fast must Computer B Clock be?

$$\text{Clock Pate}_B = \frac{\text{Clock CyclesB}}{\text{CPU TimeB}} = \frac{1.2 \times \text{Clock CyclesA}}{6\ s}$$

$\text{Clock Cycles}_A = \text{CPU Time}_A \times \text{Clock Rate}_A = 10s \times 2\ GHz = 20 \times 10^9$

$$\text{Clock Rate}_B = \frac{1.2 \times 20 \times 10^9}{6} = 4 \text{ GHz}$$

◉ شمار دستورها و شمار پالس برای هر دستور(CPI)

- CPI : Cycles Per Instruction
- Clock Cycles = Instruction Count × Cycles Per Instruction

CPU Time=T_{CPU} = Instruction Count × CPI × Clock Cycle Time

$$T_{CPU} = \frac{\text{Instruction Count} \times \text{CPI}}{\text{Fclock}}$$

- Instruction Count for a Program
  - Determined by program, ISA and compiles
- Average cycles per instruction
  - Determined by CPU hardware
  - If different instructions have different CPI
    - Average CPI affected by instruction min

مثال از CPI :

Computer A: Cycle Time = 250 Ps, CPI: 2.0

Computer B: Cycle Time = 500 Ps, CPI= 1.2

Same ISA

Which is faster, and by how much?

CPU Time_A = Instruction Count × CPI_A Cycle Time_A = 1 × 2.0 × 250 = 1 × 500 Ps

-A is foster

CPU Time_B = Instruction Count × CPI_B × Cycle Time_B = 1 × 1.2 × 500 ps=1 × 600 ps

$$\frac{\text{CPU TimeB}}{\text{CPU TimeA}} = \frac{1 \times 600 \text{ ps}}{1 \times 500 \text{ Ps}} = 1.2$$ by this much

- نکات بیشتر در مورد CPI :

اگر کلاس های دستور العمل متفاوت ، تعداد چرخه های متفاوتی را در نظر بگیرند.

$$\text{Clock Cycles} = \sum_{i=1}^{n} (\text{CPIi} \times \text{Instruction Counti})$$

- متوسط وزن دار CPI :

$$\text{CPI} = \frac{\text{Clock Cycles}}{\text{Instruction Count}} = \sum_{i=1}^{n} \text{CPIi} \times \frac{\text{Instruction Count i}}{\text{Instruction Count}}$$

Relative Frequency ←

- خلاصه کارائی:

$$\text{CPU Time} = \frac{\text{Instructions}}{\text{Program}} \times \frac{\text{Clock cycle}}{\text{Instructions}} \times \frac{\text{Second}}{\text{Clock cycle}}$$

- Performance depends on
  - Algorithm: affects IC, Possibly CPI
  - Programming language: affects IC,CPI
  - Compiler: affects IC, CPI
  - Instruction set architecture affects IC,CPI, TC

- چالش های توان

- In CMOS IC technology

$$\text{Power} = \text{Capacitive Load} \times \text{Voltage}^2 \times \text{Frequency}$$

- کاهش توان مصرفی

- Suppose a new CPU has
  - 85% of capacitive Load of old CPU

- 15% voltage and 15% frequency reduction

$$\frac{\text{Pnew}}{\text{Pold}} = \frac{\text{Cold} \times 0.85 \times (\text{Vold} \times 0.85) \times \text{Fold} \times 0.85}{\text{Cold} \times \text{Vold}^2 \times \text{Fold}} = 0.85^4 = 0.52$$

- The Power wall
  - we can't reduce voltage further
  - we can't remove more heat

How else can we improve performance?

- چند پردازنده ها

- multicore microprocessors
  - more than one processor per chip

- Requires explicitly Parallel programming
  - Com pare with instruction Level parallelism
    - Hardware executes multiple instructions at once
    - Hidden from the Programmer
  - Hard to do
    - programming for Performance
    - Load balancing
    - Optimizing communication and synchronization

درس ۲: معرفی میکرو کنترل (CH32V307VCTG6)

- درس نامه :
  - بلوک دیاگرام
  - معرفی ویژگی های کلی میکروکنترلر
  - مشخصات فنی
  - بلوک دیاگرام سخت افزاری

- چرا CH32V ؟

محصولات سری CH32 :


یک MCU پیشرفته صنعتی و توانمند بر پایه معماری RESC -V , 32- بیتی

با توجه به امکانات و بخش های عملیاتی به دستهای زیر و غیره تقسیم می شوند:

- عمومی ارزان
- متصل در دسترس

- با سیم کارایی بالا

بلوک دیاگرام کلی:



OPA + 4

I^2S + 2

SDIO + 1

FSMC +1

TRNG +1

CAN +2

DVP +1


- AMBA: Advanced Microcontroller Bus Architecture

AMBA یک استاندارد متن باز برای نحوه اتصال و مدیریت اجزا یا بلوک های مختلف در یک پردازنده است.

سازمان ARM مشخصات AMBA را توسعه داده و آن را به یک استاندارد مهم برای ارتباط اجزا در یک پردازنده تبدیل شده است.

استاندارد فعلی AMBA ، ویرایش 5 است و در طول زمان به طور قابل توجهی تکامل یافته است.

- AMBA Buses



- AHB: Advanced High-performance Bus


AHB ستون فقرات سیستم است و به طور خاص برای اتصال اجزا با کارایی بالا و فرکانس بالا طراحی شده است.
این موضوع شامل اتصالات پردازنده ها ، حافظه های روی تراشه و رابط های حافظه در میان سایر موارد است.

- APB: Advanced Peripheral Bus

APA یک گذرگاه ساده برای ارتباط با اجزای کم سرعت پایین است. در ویرایش 2 با هنگام سازی تمام انتقال های سیگنال با لبه بالا رونده ساعت، عملکرد گذرگاه ساده ترشده است.

AMPA	APB signals
PCLK	PENABLE
Bus clock	APB strobe
PRESENTn	PWRITE
APB reset	APB transfer direction
PADDR [31:0]	RRDAT A
APB address bus	APB read data bus
PSELn	PWDATA
APB select	APB write data bus

- AHB to APB Bridge



- بلوک دیاگرام کلی سخت افزار

FPIC: Fast Programmable Interrupt Controller

SDI: 2- wire serial debug interface

SYSTEM BUS:

AHB: Advanced High-performance Bus

APB: Advanced Peripheral Bus

APB2: High Speed APB

DVD: Digital Video Port

SDIO: Secure Digital Input/output

FSMC: Flexible static Memory Controller

GPIO: General-purpose Input and Output


- طراحی جزئیات سخت افزاری


  - اتصالات تغذیه مداد
  - اتصال باز تنظیم (ریست)
  - اتصالات نوسان سازهای مدار
  - اتصال JTAG/SDI برای برنامه ریزی و عیب یابی
  - اتصال درگاه USB
  - اتصالات مبدل آنالوگ به دیجیتال و دیجیتال به آنالوگ

- ساختار تغذیه در میکرو کنترلر CH32V3xx

- اتصالات تغذیه مدار
  - تمام خازن های جدا کننده باید نزدیک به پایه های V_{DD} ، V_{DDA} ، V_{RFED} و V_{BAT} مربوطه چیپ قرار گیرند
  - V_{BAT} را می توان به طور مستقیم به V_{DD} یا باتری خارجی با توجه به کاربرد واقعی متصل کرد.

- اتصال باز تنظیم (ریست)






- برای پیشگیری از الکتریسیته ساکن و سایر تاثیرات ، می توان دید حفاظتی ESD را در پایه NRST قرار داد.
- اگر MCU به طور غیر عادی شروع به کار کند (به دلیل نوسانات دلتا و غیره)، ظرفیت خازن را افزایش داده تا زمان تکمیل تنظیم مجدد طولانی تر شود و از آغاز به کار غیر عادی پیشگیری کنید.
- مقاومت و خازن مدار تنظیم مجدد باید تا حد امکان به پایه NRST شود یک باشند و سیم کشی NRST باید تا حد امکان از سیگنال های تداخلی قوی / سرعت بالا دور باشند.
- اگر شرایط اجازه می دهد بهتر است سیم کشی NRST را بپوشانید تا به اثر محافظ بهتری برسید.

- مدار تنظیم آغاز

- سری CH323xx سه حالت راه اندازی دارد که به کمک پایه های BOOT0 و BOOT1 پیکربندی شوند.
- BOOT0 را نمی توان در هوا معلق کرد و توصیه می شود از یک مقاومت ۱۰ کیلو اهم برای اتصال GNDاستفاده کنید.
- اگر پس از راه اندازی وضعیت پایه های BOOT تغییر کنند ، تنها پس از راه اندازی مجدد اثر خواهند داشت.





BOOT mode	BOOT 1	BOOT 0
Main Flash memory	X	0
System Memory	0	1
On Chip SRAM	1	1

- اتصال کریستال یا نوسان ساز به ورودی ساعت


نوسان ساز سرعت بالا(HSE)


نوسان ساز سرعت پایین(LSE)





- اتصال OTAG/SDI برای برنامه ریزی و عیب یابی





- اتصال JTAG / SDI برای برنامه ریزی و عیب یابی

راه های مختلفی برای بهبود قابلیت اطمینان ارتباط دانلود و اشکال زدایی SWD و افزایش توانایی ضد تداخل دانلود و اشکال زدایی وجود دارد.


1- طول دو خط سیگنال SWD را ترجیحا کمتر از 15 سانتی متر باشد.

2- دوسیم SWD و سیم GND را به صورت پیچی ببافید و آنها را به هم بپیچید

3- ده ها خازن کوچک PF را به طور جداگانه به صورت موازی بین دو خط سیگنال SWD و زمین و حل کنید.


4- هر کدام از دو خط سیگنال SWD را با یک مقاومت 1KΩ تا 100KΩ سری کنید.

- مدار بیدارساز(wake up)



USB اتصال میزبان

- اتصال USB ساده



درس ۳: درگاه GPIO

درسنامه :

- معرفی درگاه های GPIO
- ویژگی ها
- درگاه در پیکربندی ورودی
- درگاه در پیکربندی خروجی
- درگاه در پیکربندی عملکرد جایگزین
- درگاه در پیکربندی ورودی آنالوگ
- معرفی و تشریح ثبات های درگاه GPIO
- کاربرد توابع کتابخانه (HAL: Hardware Abstract Library)


- درگاه های GPIO :

درگاه های GPIO به درگاه واسط پیشرفته APB2 متصل بوده و دارای ویژگی های زیر هستند.

پیکربندی هر پایه به صورت :

  - ورودی شناور
  - ورودی با مقاومت کشیر کی بالا(Pull-up)
  - ورودی با مقاومت کشیدگی پائین(Pull-down)
  - ورودی آنالوگ
  - خروجی درین - باز(Open - drain)
  - خروجی پوش - پول (Push - Pull)
  - ورودی / خروجی عملکرد جایگزین

- ساختار پایه یگان GPIO :



- تنظیم یگان GPIO :

به هنگام آغاز به کار میکرو یا باز تنظیم (RESET) ، درگاه ها در حالت پیش فرض پیکر بندی می شوند.

- بیشتر درگاه ها به صورت ورودی شناور پیکر پیکربندی بدن می شوند.
- برخی درگاه ها نیز در وضعیت تابع جایگزین پیکربندی می شوند.

PA13/SWDIO	72	8	PC14/0SC32IN
PA14/3WCLK	76	9	PC15/OSC32OUT

- وقفه بیرونی (External Interrupt)
  - همه درگاه های GPIO را می توان به ورودی های وقفه بیرونی متصل کرد.
  - هر ورودی وقفه بیرونی حداکثر می تواند به یک پایه GPIO متصل شود.
  - شماره سریال ورودی وقفه بیرونی باید با شماره پایه (بیت) درگاه GPIO مطابقت داشته باشه ، مانند:

PA1

PB1

EXTI1 ⟶ PC1

PD1


PE1

- پیکربندی عملکرد جایگزین درگاه

هنگام استفاده از تابع جایگزین باید به موارد زیر توجه شود.

1- برای استفاد ازعملکرد جایگزین در حالت ورودی (Input) ، درگاه نیز باید به حالت ورودی جایگزین پیکربندی شود، تنظیمات مقاومت Pull Down یا Pull-Up را با توجه به وضعیت واقعی انجام شود .
2- برای استفاده از عملکرد جایگزین در حالت خروجی (Output) ، درگاه نیز باید به حالت خروجی جایگزین پیکربندی شود ، حالت Push - pull یا Open - Drain را با توجه به وضعیت واقعی تنظیم کنید.
3- برای عملکرد جایگزین دو جهته (Bidirectional) ، درگاه باید در حالت خروجی چندگانه (Multiplex)پیکربندی شود و سپس مدار راه انداز به حالت ورودی کنترل شناور تنظیم شود .

- بلوک دیاگرام یک درگاه با پیکربندی ورودی :




- نکاتی در مورد درگاه با پیکربندی ورودی

- به هنگام پیکربندی به صورت ورودی ، مدار راه اندازه خروجی قطع می شود.
- اتصال مقاومت کشیدگی ، اختیاری است (Pull-up/pull-down)

- عملکردهای جایگزین و ورودی آنالوگ قطع می شوند.
- نمونه برداری از ورودی با هر پالس ساعت APB2 انجام شده و نتیجه در ثبات ورودی درگاه ذخیره می شود.
- با خواندن ثبات ورودی ، وضعیت هر یک از پایه های ورودی تعیین می شود.


- بلوک دیاگرام درگاه در حالت پیکربندی خروجی



- نکاتی در مورد درگاه در حالت پیکربندی خروجی

- هنگام پیکربندی درگاه به صورت خروجی ، یک جفت ترانزیستور MOS پایه خروجی را راه اندازی می کنند.
- این دو ترانزیستور را می توان به صورت push - pull یا open-drain پیکربندی کرد.
- مقاومت های pull-down و pull-up ورودی غیرفعال می شوند.
- مدار اشمیت تریگر ورودی فعال بوده و سطح ولتاژ روی پایه را با هر پالس APB2 در ثبات داده ورودی نمونه برداری می کند.
- در حالت خروجی push - pull ، آخرین مقدار نوشته شده به ثبات داده خروجی در آخرین بار از طریق دسترسی به ثبت داده خروجی بدست می آید.


- بلوک دیاگرام در حالت عملکرد جایگزین (Alternate function)



- نکاتی در مورد درگاه در حالت پیکربندی عملکرد جایگزین

- به هنگام عملکرد جایگزین، مدار راه انداز خروجی نیز فعال است.
- راه انداز در یکی از حالت های open - Drain یا Push-Pull پیکربندی می شود.
- مدار اشمیت تریگر ورودی فعال بوده و سطح ولتاژ روی پایه را با هر پالس ساعت APB2 در ثبات داده ورودی نمونه برداری می کند.
- ثبات داده خروجی قطع است.
- در حالت خروجی Push - pull ، آخرین مقدار نوشته شده به ثبات داده خروجی در آخرین بار از طریق دسترسی به ثبت داده خروجی به دست می آید.

- بلوک دیاگرام در حالت پیکربندی ورودی آنالوگ



- نکاتی در مورد حالت پیکربندی ورودی آنالوگ

- مدار راه انداز خروجی قطع است
- مقاومت های کشیدگی ورودی (Pull - Down / Pull-Up) قطع هستند.
- خروجی مدار اشمیت تریگر ورودی صفر شده و همیشه از ثبات ورودی مقدار صفر خوانده خواهد شد.

- فهرست ثبات های هر درگاه GPIO

کلیه ثبات های GPIO باید به صورت کلمه ای (word) خوانده / نوشته شوند (دسترسی به ثبات 32 بیتی است). مگر اینکه به صراحت ذکر شده باشد.

نام ثبات پیکربندی	کارکرد	مقدار اولیه
GPIOx_CFGLR	x Port configuration register Low	**0x44444444**
GPIOx_CFGHR	x Port configuration register high	**0x44444444**
GPIOx_INDR	x Port input data register	**0x0000xxxx**
GPIOx_OUTDR	x port output data register	**0x00000000**
GPIOx_BSHR	x Port set/reset register	**0x00000000**
GPIOx_BCR	x Port reset register	**0x00000000**
GPIOx_LCKR	x Port configuration lock register	**0x00000000**

1. GPIO configuration register Low (GPIOx_CFGLR) ; (x = A/B/C/D/E)

- این ثبات برای پیکربندی پایه های 0-7 (Low - Byte) درگاه x به کار می رود.
- این ثبات خواندنی/نوشتنی است.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF7[1:0]		MODE7[1:0]		CNF6[1:0]		MODE6[1:0]		CNF5[1:0]		MODE5[1:0]		CNF4[1:0]		MODE4[1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF3[1:0]		MODE3[1:0]		CNF2[1:0]		MODE2[1:0]		CNF1[1:0]		MODE1[1:0]		CNF0[1:0]		MODE0[1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

CNFn[1:0]	MODEn[1:0]

بیت های پیکربندی برای تنظیم پایه nام درگاه در حالت های ورودی و خروجی	بیت های انتخاب حالت nام درگاه در حالت های ورودی و خروجی

2. GPIO configuration register high (GPIOx_CFGHR) ; (x = A/B/C/D/E)

- این ثبات برای پیکربندی پایه های 8-15 (High - Byte) درگاه x به کار می رود.
- این ثبات خواندنی/نوشتنی است.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNF15[1:0]		MODE15[1:0]		CNF14[1:0]		MODE14[1:0]		CNF13[1:0]		MODE13[1:0]		CNF12[1:0]		MODE12[1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNF11[1:0]		MODE11[1:0]		CNF10[1:0]		MODE10[1:0]		CNF9[1:0]		MODE9[1:0]		CNF8[1:0]		MODE8[1:0]	
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

CNFn[1:0]	MODEn[1:0]
بیت های پیکربندی برای تنظیم پایه nام درگاه در حالت های ورودی و خروجی	بیت های انتخاب حالت nام درگاه در حالت های ورودی و خروجی

- پیکربندی CNF [1:0]

CNF [1:0]	شرح
Mode = 0b00	**Input Mode**
0 0	**Analog input mode**
0 1	**Floating input mode**
1 0	**Mode with pull-up and pull-down**
1 1	**Reserved**

CNF [1:0]	شرح
Mode = 0b01 or 0b10 or 0b11	

0 0	**General push-pull output mode**
0 1	**General open-drain output mode**
1 0	**Alternate function push-pull output mode**
1 1	**Alternate function open-drain output mode**

- پیکربندی MODEn[1:0]

MODEn[1:0]	شرح
0 0	**Input mode**
0 1	**Output mode, maximum speed: 10MHz**
1 0	**Output mode, maximum speed: 2 MHz**
1 1	**Output mode, maximum speed: 50 MHz**

نکته:هر چه سرعت کمتر باشد توان مصرفی کمتر و هر چه سرعت بیشتر توان مصرفی بیشتر است.

مثال:

PA0 (ورودی آنالوگ):

GPIOA_CFGLR

MODE0 = 0b00

CNF0 = 0b00

PA1 (ورودی دیجیتال شناور):

GPIOA_CFGLR

MODE1 = 0b00

CNF1 = 0b10

PC12 (خروجی حالت پوش-پول و فرکانس 2 هرتز):

GPIOA_CFGHR

MODE12 = 0b10

CNF12 = 0b00

3. Port Input Register(GPIOX_INDR) ; (x = A/B/C/D/E)

- این ثبات فقط خواندنی است.
- 16 بیت کم ارزش نشان دهنده وضعیت (I/O) پایه ورودی درگاه است.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IDR15	IDR14	IDR13	IDR12	IDR11	IDR10	IDR9	IDR8	IDR7	IDR6	IDR5	IDR4	IDR3	IDR2	IDR1	IDR0
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r

4. Port Output Register (GPIOx_OUTDR) ; (x = A/B/C/D/E)

- این ثبات خواندنی/نوشتی است.
- مقادیر نوشته شده به 16 بیت کم ارزش به پایه های خروجی نوشته می شوند.
- در حالت پیکربندی درگاه به عنوان ورودی این ثبات وضعیت مقاومت کشیدگی را تعیین می کند.
- Pall-Down resistor = 0
- Pull-up resistor = 1

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ODR15	ODR14	ODR13	ODR12	ODR11	ODR10	ODR9	ODR8	ODR7	ODR6	ODR5	ODR4	ODR3	ODR2	ODR1	ODR0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

مثال:

PB3 (ورودی و حالت مقاومت Pull up):

GPIOA_CFGLR

GPIOB_OUTDR = 0b 0000 0000 0000 1000

CNF3 = 0b01 MODE3 = 0b00

PE9 (ورودی و حالت مقاومت Pull down):

GPIOA_CFGHR

GPIOE_OUTDR = 0b 0000 0000 0000 0000

MODE9 = 0b00 CNF9 = 0b01

5. Port set/Reset Register (GPIOx_BSHR) ; (x = A/B/C/D/E)

- این ثبات فقط نوشتنی است.
- نوشتن 1 به بیت های BR ، بیت های متناظر در OUTDR را صفر می کند و نوشتن 0 به BRn هیچ تاثیری ندارد.
- نوشتن 1 به بیت های BS بیت های متناظر در OUTDR را یک می کند و نوشتن 0 به BSn هیچ تاثیری ندارد.
- در رجیستر BSRR اگر بیت های BS و BR مربوط به یک پایه همزمان با هم یک شوند، اولویت با بیت BS است. یعنی این بیت عمل می کند و خروجی یک می شود.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BS15	BS14	BS13	BS12	BS11	BS10	BS9	BS8	BS7	BS6	BS5	BS4	BS3	BS2	BS1	BS0
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

BRn = 1 → ODRn = 0 BSn = 1 ODRn = 1

خود عدد **نشان عدد (هگزادسیمال)**

مثال: به کمک ثبات set/Reset مقدار 0x2AF0 را در درگاه D بنویسید.

GPIOD_BSHR = 0b 0010 1010 1111 0000

1101 0101 0000 1111 0010 1010 1111 0000

BR BS

6. Port Reset Register (GPIOx_BCR) ; (x=A/B/C/D/E)

- این ثبات فقط نوشتنی است.
- نوشتن 1 به بیت های این ثبات باعث صفر شدن بیت های متناظر در ثبات OUTDR می شود.
- نوشتن 0 در این ثبات تأثیری ندارد.
- این ثبات فقط به صورت ۱۶ بیتی قابل دسترسی است. ((BRn : (n=0_15)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BR15	BR14	BR13	BR12	BR11	BR10	BR9	BR8	BR7	BR6	BR5	BR4	BR3	BR2	BR1	BR0
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w

7. Configuration Lock Register(GPIOx_LCKR) ; (x=A/B/C/D/E)

LCKK: Lock Key

رجیستر LCKR این امکان را فراهم می کند که بتوان پیکربندی هر پایه را قفل کرد. بیت های فریز شده، تا ریست بعدی میکروکنترلر یا پورت ورودی/خروجی مورد نظر، قابل تغییر نخواهند بود. بیت های 0 تا 15 این رجیستر مربوط به پایه های 0 تا 15 هر پورت هستند. یک کردن این بیت ها باعث فریز شدن پیکربندی پایهٔ متناظر در پورت می شود. بیت 16 این رجیستر که LCKK نام دارد، نشان دهندهٔ فعال یا غیر فعال بودن قفل پیکربندی است. هرگاه این بیت یک باشد، قفل پیکربندی فعال و هرگاه صفر باشد، قفل پیکربندی غیر فعال است. تغییر بیت های این رجیستر باید مطابق مراحل خاصی طی شود. این مراحل به ترتیب عبارتند از:

- ابتدا باید در بیت های 0 تا 15 نوشت و به همراه آن، بیت 16 را یک کرد.
- سپس باید همان مقدار قبلی را در بیت های 0 تا 15 نوشت و همزمان بیت 16 را صفر کرد.
- بعد از آن باید همان مقدار قبلی را در بیت های 0 تا 15 نوشت و همزمان بیت 16 را یک کرد.
- در این مرحله باید یک بار رجیستر LCKR خوانده شود.
- در نهایت باید یک بار دیگر رجیستر LCKR را خواند و از یک شدن بیت 16 اطمینان حاصل کرد.
- جمع بندی :


write LCKK: 1 → write LCKK: 0 → write LCKK: 1 → read LCKK ; LCKn:[0:15]

دقت شود که حین نوشتن در رجیسترLCKR ، مقدار بیت های 0 تا 15 نباید تغییر کند. همچنین باید توجه داشت که نوشتن در این رجیستر تنها به صورت 32 بیتی مجاز است. هر خطایی حین نوشتن در این رجیستر، باعث بی نتیجه شدن عملیات قفل کردن می شود.

نکته : پس از اولین عملیات موفق قفل کردن پیکربندی، LCKK یک می شود.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															LCKK
															rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LCK15	LCK14	LCK13	LCK12	LCK11	LCK10	LCK9	LCK8	LCK7	LCK6	LCK5	LCK4	LCK3	LCK2	LCK1	LCK0
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

8. Event Control Register (AFIO_ECR)



شماره بیت	اسم بیت	کاربرد
[31:8]	Reserved	**Reserved**
7	EVOE	**EVOE :Event output enable bit** **با یک کردن این بیت ، EVENTOUT به پایه درگاه مورد نظر متصل می شود.**
[6:4]	[2:0]PORT	**Used to select the port of core output** **(برای انتخاب درگاه خروجی متصل به EVENTOUT استفاده می شود).** **EVENTOUT:** **000: PA port; 001: PB port;** **010: PC port; 011: PD port;** **Others: Reserved**
[3:0]	[3:0]PIN	**مقدار این بیت ها برای تعین پایه منتقل به EVENTOUT استفاده می شود.** **مقادیر0 - 15 با پایه 0 - 15 درگاه PX**

- فهرست ثبات های AFIO :

کلیه ثبات های AFIO باید به صورت و کلمه ای (word) خوانده / نوشته شوند (دسترسی به ثبات ۳۲بیتی است) ، مگر اینکه به صراحت ذکر شده باشد .

Name	Access address	Description	Reset value
R32_AFIO_ECR	0x40010000	Event control register	0x00000000
R32_AFIO_PCFR1	0x40010004	Remap register1	0x00000000
R32_AFIO_EXTICR1	0x40010008	External interrupt configuration register1	0x00000000
R32_AFIO_EXTICR2	0x4001000C	External interrupt configuration register2	0x00000000
R32_AFIO_EXTICR3	0x40010010	External interrupt configuration register3	0x00000000
R32_AFIO_EXTICR4	0x40010014	External interrupt configuration register4	0x00000000
R32_AFIO_PCFR2	0x4001001C	Remap register2	0x00000000

- توابع کتابخانه ای HAL :

HAL یک کتابخانه از توابع لایه انتزاعی سخت افزاری است که یک رابط یکپارچه ساده برای عملکردهای رایج فراهم می کند، شامل ادوات و ابزا رهای جانبی میکرو مانند ، DAC، ADC، GPIO و ... است.

Peripheral ⟶ src ⟶ فایل های سورس این توابع

- توابع کتابخانه ای HAL برای کار با درگاه های عمومی(GPIO)

این کتابخانه توابع شامل دو فایل است:

- ch32 30x-gpio.h
- ch32 30x-gpio.c

- void GPIO_DeInit(GPIOx)

ثبات های درگاه GPIOx را به مقادیر پیش فرض بازنشانی می کند.

GPIOx: (x = A, B, C, D, E)

مثال:

GPIO_DeInit (GPIOA);

GPIO_DeInit (GPIOE);

- GPIO_AFIODeInit()

ثبات های توابع جایگزین (remap ، کنترل رویداد و پیکربندی وقفه) را به مقادیر پیش فرض بازنشانی می کند.

مثال:

```
GPIO_AFIODeInit();
```

- GPIO_Init(GPIOx, GPIO_InitStruct)

این تابع درگاهی GPIOx را بر اساس GPIO_InitStruct پیکربندی می کند.

GPIOx: (x=A, B, C, D, E)

GPIO_InitStruct:

GPIO_InitTypeDef اشاره گر به یک ساختار که حاوی اطلاعات پیکربندی برای درگاه GPIO مشخص شده است. این شامل یک تعریف ساختار و سه مورد زیر است:

```
GPIO_InitStructure.GPIO_InitTypeDef;
```

تعریف ساختاری به نام GPIO_InitStructure

_GPIO_InitStructure.GPIO_Pi ⟵ (معرفی پایه های خروجی)

_GPIO_InitStructure.GPIO_Mode ⟵ (وضعیت پایه های ورودی / خروجی)

_GPIO_InitStructure.GPIO_Speed ⟵ (تعیین سرعت پایه های ورودی / خروجی)

- تعریف ساختار ویژگی های پایه های درگاه:

- GPIO_Pin

پایه های GPIO را برای پیکربندی مشخص می کند.

GPIO_Pin_ (n=0 to 15)

GPIO-Pin ALL

پایه های موردنظر را با هم or کنید به عنوان مثال :

GPIO_Pin-0 GPIO_Pin-7

Or

- دسته بندی حالت پایه های درگاه :

GPIO_Mode_AIN (ورودی آناگوگ)

GPIO_Mode_IN_FLOATING (ورودی دیجیتال شناور)

GPIO_Mode_IPD (ورودی دیجیتال با مقاومت کشیدگی پایین)

GPIO_Mode_IPU (ورودی دیجیتال با مقاومت کشیدگی بالا)

GPIO_Mode_OUL_OD (خروجی درحالت درین باز)

GPIO_Mode_Out_PP (خروجی درحات پوش – پول)

GPIO_Made_AF_OD (خروجی درین باز در حالت تابع جایگزین)

GPIO_Made_AF_PP (خروجی پوش – پول باز در حالت تابع جایگزین)

- دسته بندی سرعت پایه های درگاه :

GPIO_Speed_10MHz (حداکثر فرکانس خروجی 10 مگاهرتز باشد)

GPIO_Speed_2MHz (حداکثر فرکانس خروجی 2 مگاهرتز باشد)

GPIO_Speed_50MHz (حداکثر فرکانس خروجی 50 مگاهرتز باشد)

مثال از GPIO_Init :

```
GPIO_InitTypeDef   GPIO_InitStructure;
RCC_APB2PeriphClockCmd (RCC_APB2Periph_GPIOA, ENABLE);
GPIO_InitStructure.GPIO_Pin = GPIO_Pin_0|GPIO_Pin-1 |GPIO_Pin_2 |GPIO-Pin-3;
GPIO-InitStructure.GPIO_Mode = GPIO_Mode_Out_PP;
GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz;
GPIO_Init (GPIOA, &GPIO_InitStructure);
```

- GPIO_StructInit()

این تابع مقادیر ساختار را به پیش فرض تغیر می دهد .

عملگر ←(پیکان) برای دسترسی به کلاس ، ساختار با اعضای union با استفاده از یک اشاره گر استفاده می شود.

```
Void GPIO_StructInit (GPIO_InitTypeDef *GPIO_InitStruct)
{
GPIO_InitStruct → GPIO_Pin = GPIO_Pin_ALL;
GPIO_InitStruct → GPIO_Speed = GPIO_Speed_2MHz;
GPIO_InitStruct →GPIO_Mode = GPIO_Mode_IN_ FLOATING;
}
```

مثال:

```
GPIO_StructInit (&GPIO_InitStruct);
```

- GPIO_WriteBit(GPIOx, GPIO_Pin, BitVal)

یک بیت در ثبات خروجی درگاه مورد نظر (GPIOx_OUTDR) را 0 یا 1 می کند.

GPIOx : (x=A,B,C,D,E)

GPIO_Pin : GPIO_Pin_n (n=0,1,2,…,15)

BitVal: 0/1

مثال:

GPIO_WriteBit (GPIOB, GPIO_Pin_3, 1);

- GPIO_Write(GPIOx, PortVal)

مقدار 16 بیتی را در ثبات خروجی درگاه (GPIOx_OUTDR) مورد نظر می نویسید.

GPIOx: (A, B, C, D, E)

GPIO_Pin GPIO_Pin_n(r=0,2,...,15)

PortVal: Ox ----

مثال :

GPIO_Write (GPIOC, 0x1234);

- GPIO_SetBits (GPIOx, GPIO_Pin)

بیت های مورد نظر در ثبات خروجی درگاه (GPIOx_OUTDR) را **یک** می کند.

GPIOx: (x=A, B, C, D, E)

GPIO_Pins: GPIO_Pin_n2|… | GPIO_Pin_nx

مثال:

```
GPIO_SetBits (GPIOD, GPIO_Pin_O|GPIO_Pin_2);
```

- GPIO_ResetBits (GPIOx, GPIO_Pin)

بیت های مورد نظر در ثبات خروجی درگاه (GPIOx_OUTDR) را **صفر** می کند.

GPIOx: (x=A, B, C, D, E)

GPIO_Pins: GPIO_Pin_n2|… | GPIO_Pin_nx

مثال:

```
GPIO_ ResetBits (GPIOD, GPIO_Pin_O|GPIO_Pin_2);
```

- GPIO-ReadOutputDataBit (GPIOx, GPIO_Pin)

بیت مورد نظر از ثبات خروجی (GPIOx_OUTDR) درگاه را می خواند.

GPIOx: (x=A, B, C, D, E)

GPIO_Pin: GPIO_Pin_n (n=0, 1, 2, …, 15)

مقدار خوانده شده 0 یا 1 است.

مثال :

```
GPIO_ReadOutputDataBit (GPIOC, GPIO_Pin_5);
```

- GPIO_ReadInputDataBit (GPIOx, GPIO_Pin)

بیت مورد نظر از ثبات ورودی درگاه (GPIO_INDR) را می خواند.

GPIOx: (x=A, B, C, D, E)

GPIO_Pin: GPIO_Pin_n (n=0, 1, 2, …, 15)

مقدار خوانده شده 0 یا 1 است.

مثال :

```
unsigned int A;
A=GPIO_ReadInputDataBit (GPIO, GPIO_Pin_7);
```

- GPIO_ReadOutputData (GPIOx)

ثبات خروجی درگاه (GPIOx _ OUTDR) را به صورت 16 بیتی کامل می خواند.

GPIOx: (x=A, B, C, D, E)

مثال :

```
unsigned int OUTA;
OUTA = GPIO_ReadOutputDataBit (GPIOC);
```

- GPIO_ReadInputData (GPIOx)

ثبات ورودی درگاه (GPIOx_INDR) را به صورت 16 بیتی کامل می خواند.

GPIOx: (x=A, B, C, D, E)

```
Unsigned int A;
A=GPIO_ReadInputData (GPIOD);
```

- GPIO_PinLockConfig (GPIOx, GPIO_Pins)

این تابع پیکربندی پایه های مورد نظر درگاه GPIOx را قفل می کند.

GPIOx: (x=A, B, C, D, E)

GPIO_Pins: GPIO_Pin_n2|… | GPIO_Pin_nx

مثال :

GPIO_PinLockConfig (GPIOB, GPIO_Pin_2|GPIO_Pin_12)

دیتاشیت ها برای کمک به تمرین ها :

اسم فایل ها :

stepper_Config 1()	PNP: TIP32	دیود :1N914
stepper_Config 2()	NPN: TIP33	درایور : L294


درس ۴: یگان مبدل آنالول به دیجیتال ADC


درس نامه:

- آشنایی با مبدل آنالوگ به دیجیتال
- یگان مبدل آنالوگ به دیجیتال در پردازنده CH32730x
- پیکر بندی و و تنظیم یگان ADC
- مروری بر ثبات های یگان ADC
- توابع کتابخانه ای انتزاعی (HAL) برای کار بایگانADC
  - مبدل آنالوگ به دیجیتال

مبدل آنالوگ به دیجیتال یک کمیت الکتریکی پیوسته (معمولاً ولتاژ) شما را به یک عدد صحیح (گسسته) متناظر با آن تبدیل می کنند.

برای پردازش کمیت ها به صورت دیجیتال لازم است آن کمیت به یک عدد صحیح متناظر با آن تبدیل شود.






مقدار مرجع = K × ورودی

عدد تناسب

- فرآیند تبدیل آنالوگ به دیجیتال





دو مرحله کار:

- نمونه برداری و نگهداری (Sample and Hold)

- سنجش و رمزگذاری (Quantization and Encoding)

1. نمونه برداری و نگهداری ((Sample and Hold






- سنجش (دامنه یا کیفیت) :
  - مقایسه با معیار
  - تبدیل به عددی که اندازه را نسبت به معیار بیان می کند
  - معیار به 2^N قسمت مساوی تقسیم می شود.
  - هر قسمت (Δ) نشان دهنده کوچکترین مقدار قابل سنجش است.


قابلیت تفکیک ← $\Delta = \frac{V_{ref}}{2^N}$ ← تعداد ارقام یا تعداد بیت

$$V_{in} = \sum_{n=0}^{N} b_n \; 2^n \frac{V_{ref}}{2^N}$$

سنجش و نگاشت دامنه:




- مبدل آنالوگ به دیجیتال تقریبات متوالی در میکرو



$V_{REF} = V_{RH} - V_{RL}$

- Block diagram of a successive-approximation A/D converter



- محدوده پویایی و رابطه ورودی و خروجی

مبدل آنالوگ به دیجیتال نیازمند فراهم شدن شرایط رو به رو است: $V_{RL} \geq V_{in} \geq V_{RH}$

یک ورودی برابر با V_{RL} به عدد معادل صفر تبدیل می شود.

یک ورودی برابر با V_{RH} به عدد 2^n-1 تبدیل می شود.

یک ورودی آنالوگ V_K ولتی به عدد $\frac{(V_K - V_{RL})(2^n - 1)}{V_{RH} - V_{RL}}$ تبدیل می شود.

به عبارت دیگر ولتاژ آنالوگ باید در معادله زیر صدق کند:

$$V_K = V_{RL} + K \times \frac{V_{RH} - V_{RL}}{2^n - 1}$$

مثال: فرض کنید در یک مبدل آنالوگ به دیجیتال 10 بیتی ، V_{RL}= 1v و V_{RH}= 4v باشد. مقادیر ولتاژ آنالوگ را برای مقادیر دیجیتال تبدیل شده 25 ، 80 ، 240 ، 500 ، 720 ، 800 ، 900 بدست آورید.

حل : با توجه به رابطه ورودی و خروجی $V_K = V_{RL} + K \times \frac{V_{RH} - V_{RL}}{2^n - 1}$

$$V_{25} = 1 + 25 \times \frac{V_{RH} - V_{RL}}{2^{10} - 1} = 1 + \frac{25 \times 3}{1023} = 1.07$$

$$V_{80} = 1 + \frac{80 \times 3}{1023} = 1.23 \qquad V_{240} = 1 + \frac{240 \times 3}{1023} = 1.7 \qquad V_{500} = 1 + \frac{500 \times 3}{1023} = 2.47$$

$$V_{720} = 1 + \frac{720 \times 3}{1023} = 3.11 \qquad V_{800} = 1 + \frac{800 \times 3}{1023} = 3.35 \qquad V_{900} = 1 + \frac{900 \times 3}{1023} = 3.64$$

- یگان مبدل آنالوگ به دیجیتال


یگان ADC شامل :

- 2مبدل آنالوگ به دیجیتال تقریبات متوالی (SAR) 12 بیتی با حداکثرفرکانس پالس ساعت 16MHz است.
- دارای 16 ورودی بیرونی و دو ورودی درونی
- حالت های کاری
  - خواندن تکی
  - خواندن پیوسته
  - خواندن خودکار
  - خواندن ناپیوسته
- خواندن با تحریک بیرونی (External Trigger)
- خواندن با نمونه برداری دوگانه (Dual sample)

- بلوک دیاگرام مبدل A/D
- تبدیل در دو گروه جداگانه دسته بندی می شود:
  - گروه عادی (Regular group) تا 16 ورودی
  - گروه تزریقی (Injected group) تا ورودی
- پایش آنالوگ
  - پایش وضعیت ورودی برای اطمینان از قرار گرفتن بین دوسطح VH و VL

- تحریک برای آغاز تبدیل
- تحریک با یگان های زمان سنج
- تحریک بیرونی (وقفه های بیرون 11 و 15)

- پایش ورودی آنالوگ (Analog Watchdog)
- اگر ولتاژ آنالوگ تبدیل شده کمتر از ولتاژ آستانه پائین یا بیشتر از ولتاژ آستانه بالا باشد.
- بیت پایش وضعیت به آنالوگ یک خواهد شد.
- مقادیرولتاژهای آستانه بالا و پایین به ترتیب ثبات های ADC-WDHTR و ADC-WDLTR قرار دارد.



- حسگر دما

از ورودی ADC_IN16 برحسب میلی ولت خوانده می شود.

Temperature (°C) = (V_{SENSE})/ Avg-Slope) + 25

V_{25}: The voltage value of the temperature sensor at 25°C

Avg-Slope: Average slope of temperature and V_{SENSE} Curve (mv/°C)

- پیکربندی و راه اندازی یگانADC :

  - روشن کردن یگان (Power-on)
  - تنظیم پالس ساعت نمونه برداری (sampling Clock)
  - پیکربندی ورودی ها (Chanel Configuration)
  - کالیبراسیون (Calibration)
  - برنامه ریزی زمان نمونه برداری
  - تراز کردن داده ها برای خواندن

- روشن کردن یگان ADC

- بیت ADON در ثبات ADC_CTLR2 وظیفه روشن و خاموش کردن یگان ACD را دارد.
- اگر ADON = 0 باشد ، یگان خاموش و اگر ADON = 1 ، یگان روشن می شود.
- اگر ADC از خاموش به حالت روشن برود به زمان T_{STAB} برای رسیدن به وضعیت پایدار نیاز دارد.
- پس از پایدار شدن ، یک کردن دوباره ADON = 1 برای آغازعمل تبدیل به کار می رود.
- با صفرکردن بیت ADON = 0 ، تبدیل پایان یافته و مبدل خاموش می شود.
- در وضعیت خاموش ، مبدل توان ناچیزی مصرف می کند.

- تنظیم پالس ساعت نمونه برداری (Sampling Clock)

  - عملیات یگان بر اساس پاس ساعت PCLK2 در گذرگاه APB2 است.
  - مرجع پالس ساعت یگان ، ADCCLK است و از PCLK2 تولید می شود.
  - بیت های [1:0]ADCPRE در ثبات RCC_CFGRO وظیفه تقسیم فرکانس را برعهده دارند.
  - حداکثر فرکانس ADCCLK نباید بیشتر از 14 مگاهرتز باشد.

- کالیبراسیون

  - ADCدارای حالت تنظیم خودکار (Self-Calibration) برای کاهش خطای تبدیل است.
  - با اجرای عملیات تنظیم خودکار، خطای صحت تا حد زیادی کاهش می یابد.
  - در این روند کدهای تصحیح خطا محاسبه می شوند.
  - عملیات تنظیم خودکار با نوشتن 1 به بیت RSTCAL در ثبات ADC_CTL2 آغاز می شود و پس از اجرا این بیت صفرمی شود.
  - انجام کالیبراسیون پس از روشن کردن یگان ADC ، توصیه شده است.

- پیکربندی دوره نمونه برداری

  - چند پالس ساعت برای نمونه برداری از ولتاژ ورودی لازم است.
  - تعداد پالس های نمونه برداری با استفاده از بیت های [2:0]SMPx در ثبات های ADC_SAMPTR1 و ADC_SAMPTR2 تنظیم می شود.
  - هر ورودی را می توان در زمان جداگانه نمونه برداری کرد.
  - زمان تبدیل از رابطه زیر حساب می شود.

$$T_{Conv} = \text{Sampling Time} + 11 \times T_{ADCCLK}$$

  - تبدیل در گروه معمولی از تابع DMA پشتیبانی می کند.
  - تبدیل در گروه تزریقی از تابع DMA پشتیبانی نمی کند.

- تراز کردن داده ها

Regular group data register تراز از چپ

D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	0	0	0	0

Injected group data register

SIGN B	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	0	0	0

Regular group data register تراز از راست

0	0	0	0	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

Injected group data register

SIGN B	SIGN B	SIGN B	SIGN B	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

- منبع تحریک بیرونی برای مبدل ADC

یک رویداد بیرونی می تواند آغازگرعملیات تبدیل در ADC باشد.

جدول تحریک برای گروه معمولی

REXTSEL [2:0]	Trigger Source	Type
000	CC1 event of timer 1	**Internal signal from on-Chip Timers**
001	CC2 event of timer 1	
010	CC3 event of timer 1	
011	CC2 event of timer 2	
100	TRGO event of timer	
101	CC4 event of timer 4	
110	EXTI Line11/TIM8_TRGO	**From external pin/internal timer signal**
111	SWSTART bit set by software	**Software Control bit**

جدول تحریک برای گروه تزریقی

IEXTSEL [2:0]	Trigger Source	Type
000	TRGO event of timer 1	**Internal signal from on-Chip Timers**
001	CC4 event of timer 1	
010	TRGO event of timer 2	
011	CC1 event of timer 2	
100	CC4 event of timer 3	
101	TRGO event of timer 4	
110	EXTI Line15/TIM8_TRGO_CC4	**From external pin/internal timer signal**

111	JSWSTART bit set to 1 by software	**Software Control bit**


- حالت های تبدیل (Conversion mode)

- Single Channel Mode
- Single SCAN mode
- Automatic Injected mode
- Single Discontinuous mode
- Continuos Single Channel mode
- Continuous Scan mode

- فهرست ثبات های سیل آنالوگ به دیجیتالADC1

- فهرست ثبات های مبدل آنالوگ به دیجیتالADC2

- ADCx Status Register (ADCx_STATR) (x=1,2)



شماره بیت	نام بیت	شرح

4	STRT	**وضعیت شروع تبدیل کانال معمولی (0:تبدیل آغاز نشده ، 1:تبدیل آغاز شده)**
3	JSTRT	**وضعیت شروع تبدیل کانال تزریقی (0:تبدیل آغاز نشده ، 1:تبدیل آغاز شده)**
2	JEOC	**وضعیت تکمیل تبدیل گروه کانال تزریقی (0:تبدیل ناتمام ، 1:تبدیل پایان یافته)**
1	EOC	**وضعیت تکمیل تبدیل گروه کانال معمولی (0:تبدیل ناتمام ، 1:تبدیل پایان یافته)**
0	AWD	**بیت پرچم پایش آنالوگ (0:عدم رخداد پایش آنالوگ ، 1:رخداد پایش آنالوگ)**

- ADCx Control Register1 (ADCx_CTLR1) (x=1/2)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved			PGA[1:0]		BUFEN	TKITUNE	TKENABLE	AWDEN	JAWDEN	Reserved		DUALMOD[3:0]			

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DISCNUM[2:0]			JDISCEN	DISCEN	JAUTO	AWDSGL	SCAN	JEOCIE	AWDIE	EOCIE	AWDCH[4:0]				

Bit	Name	Description
[31:29]	Reserved	Reserved
[28:27]	PGA[1:0]	ADC channel gain configuration: 00: x1; 01: x4; 10: x16; 11: x64. *Note: The input gain can be configured, for amplifying small signals and sampling. ADC_Buffer needs to be enabled to use this function.*
26	BUFEN	ADC BUFFER enable: 0: Buffer input disabled; 1: Buffer input enabled.
25	TKITUNE	TKEY module charging current configuration: 0: Charging current is 35uA; 1: Charging current is reduced half.
24	TKENABLE	TKEY module enable control, including TKEY_F and TKEY_V units: 0: Disable TKEY module; 1: Enable TKEY module.
23	AWDEN	Analog watchdog enable bit on regular channels: 0: Disable analog watchdog on regular channels; 1: Enable analog watchdog on regular channels.
22	JAWDEN	Analog watchdog enable bit on injected channels: 0: Disable analog watchdog on injected channels; 1: Enable analog watchdog on injected channels.
[21:20]	Reserved	Reserved.

[19:16]	DUALMOD[3:0]	Dual mode selection: 0000: Independent mode; 0001: Regular simultaneous mode + Injected simultaneous mode; 0010: Regular simultaneous mode + Alternate trigger mode; 0011: Injected simultaneous mode + Fast interleaved mode; 0100: Injected simultaneous mode + Slow interleaved mode; 0101: Injected simultaneous mode 0110: Regular simultaneous mode 0111: Fast interleaved mode; 1000: Slow interleaved mode; 1001: Alternate trigger mode. *Note: These bits in ADC2 are reserved. Modification of a configuration bit must be performed when dual mode is disabled.*
[15:13]	DISCNUM[2:0]	In discontinuous mode, the number of regular channels to be converted after external trigger: 000: 1 channel; … 111: 8 channels.
12	JDISCEN	Discontinuous mode enable bit on injected channel: 0: Disable discontinuous mode on the injected channel; 1: Enable discontinuous mode on the injected channel.
11	DISCEN	Discontinuous mode enable bit on the regular channel: 0: Disable discontinuous mode on the regular channel; 1: Enable discontinuous mode on the regular channel.
10	JAUTO	After regular channel is enabled, automatically injected channel group conversion enable bit: 0: Disable automatic injected channel group conversion; 1: Enable automatic injected channel group conversion. *Note: The external trigger function of the injected channel needs to be disabled in this mode.*

9	AWDSGL	In scan mode, analog watchdog enable bit on a single channel: 0: Disable analog watchdog on all channels; 1: Enable analog watchdog on single channel (AWDCH[4:0] selection).
8	SCAN	Scan mode enable bit: 0: Disable scan mode; 1: Enable scan mode (Continuous conversion of all channels selected by ADC_IOFRx and ADC_RSQRx).
7	JEOCIE	Injected channel group conversion completion interrupt enable bit: 0: Disable injected channel group transfer completion interrupt; 1: Enable injected channel group transfer completion interrupt (IEOC flag).
6	AWDIE	Analog watchdog interrupt enable bit: 0: Disable analog watchdog interrupt; 1: Enable analog watchdog interrupt.
		Note: In scan mode, if this interrupt occurs, the scan will be aborted.
5	EOCIE	Conversion completion (Regular or injected channel group) interrupt enable bit; 0: Disable the transfer completion interrupt; 1: Enable the transfer completion bit (EOC flag).
[4:0]	AWDCH[4:0]	Analog watchdog channel selection bit: 00000: Analog input channel0; 00001: Analog input channel1; … 10001: Analog input channel17.

- ADCx Control Register2 (ADCx_CTLR2) (x=1,2)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved								TS VREFE	SW START	JSW START	EXT TRIG	EXTSEL[2:0]			Reserved


15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JEXT TRIG	JEXTSEL[2:0]			ALIGN	Reserved		DMA	Reserved				RST CAL	CAL	CONT	ADON

Bit	Name	Description
[31:24]	Reserved	Reserved.
23	TSVREFE	Temperature sensor and internal voltage (V_{REFINT}) channel enable: 0: Disable the temperature sensor and V_{REFINT} channel; 1: Enable the temperature sensor and V_{REFINT} channel. *Note: This bit is only applied for ADC1.*
22	SWSTART	Start conversion of a regular channel, set by software to start: 0: Reset status; 1: Start conversion of a regular channel. This bit is set by software, and cleared by hardware after the conversion starts.
21	JSWSTART	Start conversion of an injected channel, set by software to start: 0: Reset status; 1: Start conversion of an injected channels. This bit is set by software, and cleared by hardware or software after the conversion starts.
20	EXTTRIG	External trigger conversion mode enable for regular channels: 0: Disable conversion on external event; 1: Enable conversion on external event.
[19:17]	EXTSEL[2:0]	External trigger event select for regular channel: 000: CC1 event of timer 1; 001: CC2 event of timer 1; 010: CC3 event of timer 1; 011: CC2 event of timer 2; 100: TRGO event of timer 3; 101: CC4 event of timer 4; 110: EXTI line11/ TRGO event of timer8; 111: SWSTART software trigger. *Note: Only high-density devices have TRGO event in timer8.*

16	Reserved	Reserved
15	JEXTTRIG	External trigger conversion mode enable for injected channels: 0: Disable conversion on external event; 1: Enable conversion on external event.
[14:12]	JEXTSEL[2:0]	External trigger event select for injected channels: 000: TRGO event of timer 1; 001: CC4 event of timer 1; 010: TRGO event of timer 2; 011: CC1 event of timer 2; 100: CC4 event of timer 3; 101: TRGO event of timer 4; 110: EXTI line 15/CC4 event of timer8; 111: JSWSTART software trigger. *Note: Only high-density devices have CC4 event in timer8.*
11	ALIGN	Data alignment: 0: Right alignment; 1: Left alignment.
[10:9]	Reserved	Reserved.
8	DMA	Direct memory access (DMA) mode enable: 0: Disable DMA mode; 1: Enable DMA mode.
[7:4]	Reserved	Reserved.
3	RSTCAL	Reset calibration, this bit is set by software, and cleared by hardware after reset: 0: The calibration register initialized; 1: Initialize calibration register. *Note: If RSTCAL is set while the conversion is in progress, it takes extra cycles to clear the calibration register.*
2	CAL	A/D calibration, set by software and cleared by hardware when the calibration is completed. 0: Calibration completed; 1: Enable the calibration.
1	CONT	Continuous conversion enable: 0: Single conversion mode ; 1: Continuous conversion mode. If this bit is set, the conversion will continue until the bit is cleared.


0	ADON	A/D converter ON/OFF When this bit is 0, writing 1 will wake up the ADC from power-down mode; when this bit is 1, writing 1 will start the conversion. 0: Disable ADC conversion/calibration, and go to power down mode; 1: Enable ADC and to start conversion. *Note: When only ADON changes in the register, a conversion will be started. If any other bits are sent to change, a new conversion will not be started.*

- ADCx Sample Time Configuration Register 1 (ADCx_SAMPTR1) (x=1,2)



Bit	Name	Description
[31:24]	Reserved	Reserved.
[23:0]	SMPx[2:0]	SMPx[2:0]: Sample time configuration of channel x: 000: 1.5 cycles; 001: 7.5 cycles; 010: 13.5 cycles; 011: 28.5 cycles; 100: 41.5 cycles; 101: 55.5 cycles; 110: 71.5 cycles; 111: 239.5 cycles; MPx[2:0]: the sample time configuration for channel x when the ADC_SMP_SELx bit is set (only for CH32F20x_D8, CH32F20x_D8C, CH32V30x_D8, CH32V30x_D8C, CH32V31x_D8C products where the penultimate sixth bit of the batch number is not 0): 000: 1.5 cycles; 001: 7.5 cycles; 010: 13.5 cycles; 011: 28.5 cycles; 100: 2.5 cycles; 101: 3.5 cycles; 110: 4.5 cycles; 111: 5.5 cycles; These bits are used to independently select the sample time of each channel, and the channel configuration value must remain unchanged during the sampling period.


- ADCx Watchdog High Threshold Register (ADCx_WDHTR) (x=1,2)



Bit	Name	Access	Description	Reset value
[31:12]	Reserved	RO	Reserved.	0
[11:0]	HT[11:0]	RW	Analog watchdog high threshold set bits.	FFFh

Note: The values of WDHTR and WDLTR can be changed during the conversion, but they will take effect in the next conversion.


- ADCx Watchdog Low Threshold Register (ADCx_WDLTR) (x=1,2)



Bit	Name	Access	Description	Reset value
[31:12]	Reserved	RO	Reserved.	0
[11:0]	LT[11:0]	RW	Analog watchdog low threshold set bits.	0

Note: The values of WDHTR and WDLTR can be changed during the conversion, but they will take effect in the next conversion.

- ADCx Regular Data Register (ADCx_RDATAR) (x=1,2)



Bit	Name	Access	Description	Reset value
[31:16]	ADC2DATA[15:0]	RO	ADC2 converted data: ADC1: These bits store the regular channel data converted by ADC2 in dual mode. ADC2: These bits are not used.	0
[15:0]	DATA[15:0]	RO	Regular channel converted data (Data left or right alignment).	0

- ADCy Injected Data Register (ADCy_IDATARx) (y=1,2; x=1,2,3,4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JDATA[15:0]															

Bit	Name	Access	Description	Reset value
[31:16]	Reserved	RO	Reserved.	0
[15:0]	JDATA[15:0]	RO	Injected channel converted data (data left alignment or right alignment).	0

- توابع HAL برای ADC

این توابع در فایل ch32v3ox_adc.c , ch32v3ox_adc.h در دسترس هستند.

-هدف ما در این درس:

پیکربندی و تنظیم مبدل آنالوگ به دیجیتال برای حالت تبدیل تکی با فرمان نرم افزاری برای یک ورودی معمولی یا تزریقی.

- ADC_DeInit (ADCx)

ثبات های یگان ADC را به مقادیر پیش فرض اولیه بازنشانی می کنند.

ADCx: (x:1,2)

مثال:

ADC_DeInit (ADC1);

- ADC_StructInit (&ADC_InitStruct)

مقادیر پیش فرض زیر را در ساختار ADC_Initstruct می نویسد:

- ADC_InitStruct-> ADC_Mode = ADC_Mode_Independent;
- ADC_InitStruct-> ADC_ScanConvMode = DISABLE;
- ADC_InitStruct-> ADC_ContinuosConvMode = DISABLE;
- ADC_InitStruct-> ADC_ExternalTrigConv = ADC-ExternalTrigConv_T1_CC1;
- ADC_InitStruct-> ADC_DataAlign = ADC_DataAlign-Right;
- ADC_InitStruct-> ADC_Nbrof Channel = 1;

- ADC_Init (ADCx,& ADC_InitStruct)

یگان های مبدل DC را با توجه به پارامترهای مشخص شده در ADC_InitStract پیکربندی می کند.

ADCx: x=1,2

ADC-InitStruct است که حاون ADC_InitTypeDef اشاره گر به یک ساختار اطلاعات پیکربندی برای مبدل ADC مشخص شده است.

مثال:

ADC_Init (ADC2, & ADC_InitStruct);

- ADC_MODE

ADC را برای عملکرد در حالت مستقل (Independent) یا دوگانه (Dual mode) پیکربندی می کند.

کلید واژه های مجاز:

- ADC_Mode_Independent
- ADC_Mode_RegInjectsimult
- ADC_Mode_Regsimul_ Altertring
- ADC_Mode_Injecsimult_FastInterl
- ADC_Mode_Injecsimult_slowInterl
- ADC_Mode_Injecsimult
- ADC_Mode_Regsimult

- ADC_Mode_FastInterl
- ADC_Mode_SlowInterl
- APC_Mode_ AlterTring

- ADC_ScanConvMode

تعیین می کند که تبدیل در حالت اسکن (چند ورودی) یا تکی (یک ورودی) انجام می شود.

این پارامتر را می توان روی ENABLE یا DISABLE تنظیم کرد.

- ADC_ExternalTrig Conv

تحریک تبدیل بیرون برای آغاز تبدیل آنالوگ به دیجیتال ورودی های گروه معمولی را تعریف می کند.

این پارامترمی تواند مقدار یکی از مقادیر زیر باشد:

- ADC_ExternalTrigConv_T1_CC1
- ADC_ExternalTrigConv_T1_CC2
- ADC_ExternalTrigConv_T2_002
- ADC_ExternalTrigConv_T3_TRGO
- ADC_ExternalTrigConv_T4_CC4
- ADC_ExternalTrigConv_ExL_IT11-TIMB_TRGO
- ADC_ExternalTrigConv_T1_CC3
- ADC_ExternalTrigConv_None
- ADC_ExternalTrigConv_T3_CC1
- ADC_ExternalTrigConv_T2_CC3
- ADC_ExternalTrigConv_T8_CC1
- ADC_ExternalTrigConv_T8_TRGO
- ADC_ExternalTrigConv_T5_CC1
- ADC_ExternalTrigConv_T5_CC3

- ADC_DataAlign

تعین می کند که داده خروجی مبدل تراز از چپ یا تراز از راست باشد.

- ADC_DataAlign_Right
- ADC_DataAlign_Left

- ADC_NbrOf Channel

تعداد ورودی ADC که باید در هر دوره تبدیل شوند را مشخص می کند.

این پارامتر باید بین ۱ تا ۱۶ برای گروه معمول باشد.

- ADC_OutputBuffer

مشخص می کند که بافر خروجی کانال ADC فعال یا غیرفعال باشد .

این پارامتری تواند Disable یا Enable باشد.

- ADC_OutputBuffer_Enable
- ADC_OutputBuffer_Disable

- ADC-Pga

- ADC_Pga_1: GAIN = 1
- ADC_Pga_4: GAIN = 4
- ADC_Pga_16: GAIN = 16
- ADC_Pga_64: GAIN = 64

- ADC_Init_TypeDef

```
ADC_InitTypeDef          ADC_InitStruct;
ADC_DeInit (ADC1);
//═══════════════════════════════════════════════════════════
ADC_InitStruct.ADC_Mode=ADC_Mode_Inodependent,
ADC_InitStruct.ADC_ScanConvMode=ENABLE;
ADC_InitStruct.ADC_ContinuousConvMode=DISABLE;
ADC_InitStruct.ADC_ExternalTrigConv=ADC_External Trig Conv_None;
ADC_InitStruct.ADC_Data Align=ADC_DataAlign_Right;
ADC_InitStruct.ADC-NbrOfChannel=3;
//═══════════════════════════════════════════════════════════
ADC_Init (ADC1, & ADC_InitStruct);
```

- ADC-Cmd (ADCx, NewState)

یگان ADC را روشن یا خاموش می کند.

ADCx: x=1,2

NewState_ ENABLE (روشن) یا DISABLE (خاموش)

مثال:

```
ADC_Cmd (ADC1, ENABLE);
```

- ADC_RegularChannelConfig(ADCx_ADC_Channel,Rank_ADC_SampleTime)

برای گروه معمولی ، ورودی ها وردیف آن در گروه و زمان نمونه برداری را پیکربندی می کند.

ADC_Channel: ADC_Channel_0 تا ADC_Channel_17
Rank: 1-16(ردیف یا ترتیب)

ADC_Sample Time:

ADC_Sample Time_1Cycel time equal to 1.5 cycel.
ADC_Sample Time_7Cycel time equal to 7.5 cycel.
ADC_Sample Time_13Cycel time equal to 13.5 cycel.
ADC_Sample Time_28Cycel time equal to 28.5 cycel.
ADC_Sample Time_41Cycel time equal to 41.5 cycel.
ADC_Sample Time_55Cycel time equal to 55.5 cycel.
ADC_Sample Time_71Cycel time equal to 71.5 cycel.
ADC_Sample Time_239Cycel time equal to 239.5 cycel.

- ADC_RegularChannelConfig(ADCx, ADC_Channel,Rank,ADC_SampleTime)

مثال:

```
ADC_RegularChannelConfig (ADC2, ADC_Channel_0, 3, ADC_sampleTime_13
Cycles5);

ADC_RegularChannelConfig (ADC2, ADC_Channel_4, 1, ADC_sampleTime_55
Cycles5);
```

ADC_RegularChannelConfig (ADC2, ADC_Channel_2, 2, ADC_sampleTime_13 Cycles5);

- ADC-InjectedChannelConfig (ADCx, ADC-Channel, Rank, ADC_SampleTime)

برای گروه تزریقی، ورودی ها و ارجحیت آن در گروه و زمان نمونه برداری را پیکربندی می کند.

ADC_Channel: ADC_Channel_0 تا ADC_Channel_17

Rank 1-4

ADC_SampleTime:

ADC_Sample Time_1Cycel time equal to 1.5 cycel.

ADC_Sample Time_7Cycel time equal to 7.5 cycel.

ADC_Sample Time_13Cycel time equal to 13.5 cycel.

ADC_Sample Time_28Cycel time equal to 28.5 cycel.

ADC_Sample Time_41Cycel time equal to 41.5 cycel.

ADC_Sample Time_55Cycel time equal to 55.5 cycel.

ADC_Sample Time_71Cycel time equal to 71.5 cycel.

ADC_Sample Time_239Cycel time equal to 239.5 cycel.

- ADC_InjectedChannelConfig(ADC1, ADC_Channel, Rank, ADC_SampleTime)

مثال:

```
ADC_InjectedChannelConfig (ADC1, ADC_Channel_9, 3, ADC_SampleTime_
1Cycles5);

ADC_InjectedChannelConfig (ADC1, ADC_Channel_6, 1, ADC_SampleTime_
41Cycles5);

ADC_InjectedChannelConfig (ADC1, ADC_Channel_2, 2, ADC_SampleTime_
13Cycles5);
```

- ADC_DiscModeCmd (ADCx, New State)

ADCx را برای گروه معمولی در حالت تبدیل ناپیوسته پیکربندی می کند.

ADCx: x = 1, 2

New State: ENABLE (روشن) یا DISABLE (خاموش)

مثال:

```
ADC_DiscModeCmd (ADC1, ENABLE);
```

- ADC_SoftwareStartConvCmd (ADCx, New State)

حالت آغاز تبدیل نرم افزاری را برای ADCx روشن / خاموش می کند.

ADCx: x = 1, 2

New State: ENABLE (روشن) یا DISABLE (خاموش)

مثال:

```
ADC_SoftwareStartConvCmd (ADC1, ENABLE);
```

ADC_ExternalTrigConvCmd (ADCx, New State)

حالت آغاز تبدیل با تحریک بیرونی را بران ADCx روشن/ خاموش می کند.

ADCx: x = 1, 2

New State: ENABLE (روشن) یا DISABLE (خاموش)

مثال:

ADC_ExternalTrigConvCmd (ADC1, ENABLE);

- ADC_ExternalTrigInjectedConvCmd (ADCx, NewState)

حالت آغاز تبدیل با تحریک بیرونی را برای گروه تزریقی ADCx روشن / خاموش می کند.

ADCx: x = 1, 2

New State: ENABLE (روشن) یا DISABLE (خاموش)

مثال:

ADC_ExternalTrigInjectedConvCmd (ADC1, ENABLE);

- ADC_ExternalTrigInjectedConvConfig(ADCx, ADC_EnternalTrigInjecConv)

این تابع منبع تحریک بیرونی را برای گروه تزریقی پیکر بندی می کند.

ADCx: x= 1, 2

منبع تحریک

ADC_ExternalTrigInjecConv

ADC_ExternalTrigInjecConv_T1_TRGO: Timer1 TRGO event selected.

ADC_ExternalTrigInjecConv_T1_CC4: Timer1 capture compare4 selected.

ADC_ExternalTrigInjecConv_T2_TRGO: Timer2 TRGO event selected.

ADC_ExternalTrigInjecConv_T2_CC1: Timer2 capture compare1 selected.

ADC_ExternalTrigInjecConv_T3_CC4: Timer3 capture compare4 selected.

ADC_ExternalTrigInjecConv_T4_TRGO: Timer4 TRGO event selected.

ADC_ExternalTrigInjecConv_Ext_IT15_TIMB_CC4: External interrupt Line 15 event.

ADC_ExternalTrigInjecConv_None: Conversion started by software.

مثال:

ADC_ExternalTrigInjectedConvConfig (ADC2, ADC_ExternalTrigInjec Conv_T2_TRGO)

- ADC_ITConfig (ADCx, ADC_IT, NowState)

وقفه های یگان ADCx را روشن یا خاموش می کند.

ADCx: x= 1, 2

ADC_IT: (وقفه ای که باید روشن یا خاموش شود)

ADC_IT_EOC_End of conversion interrupt mask.

ADC_IT_AWD_Analog watchday interrupt mask.

ADC_IT_JEOC End of injected conversion interrupt mask.

NewState: ENABLE (روشن) یا DISABLE (خاموش)

مثال:

ADC_ITConfig (ADC1, ADC_IT_EOC, ENABLE)

- ADC_TempSensorVrefintCmd (New State)

ورودی های داخلی یگان ADC1 را روشن یا خاموش می کند.

ورودی حسگر دما

ورودی Vrefint

New State: ENABLE (روشن) یا DISABLE (خاموش)

مثال:

ADC_TempSensorVrefintCmd (DISABLE);

ADC_ResetCalibration (ADCx)

ثبات های کالیبراسیون ADCx را باز تنظیم (Reset) می کند.

ADCx: x= 1, 2

مثال:

ADC_ResetCalibration (ADC1);

- ADC_GetCalibrationStatus (ADCx)

وضعیت کالیبراسیون ADC انتخاب شده را دریافت می کند.

ADCx: x= 1, 2

Flag Status: SET or RESET

مثال:

unsigned char ADC_STATUS;

ADC_STATUS = ADC_GetCalibrationStatus (ADC2);

مثال:

If (ADC_GetCalibrationStatus (ADC2) = = SET)

- ADC_GetResetCalibrationStatus (ADC)

وضعیت ثبات های کالیبراسیون تنظیم مجدد ADC انتخاب شده را دریافت می کند.

ADCx: x= 1, 2

یکی از دو حالت SET یا RESET را خوانده و به عنوان نتیجه بازگشت می دهد.

مثال:

unsigned char ADC_RESET_STATUS;

ADC_RESET_STATUS = ADC_GetResetCalibrationStatus (ADC2);

- ADC_StartCabibration (ADCA)

فرآیند کالیبراسیون ADC انتخاب شده را آغاز می کند.

ADCx: x= 1, 2

مثال:

StartCalibration (ADC2);

- فرآیند پیکربندی ADCx :

- فعال سازی ADCx در APB2 با کمک تابع ( )RCC_APB2PeriphClockCmd

RCC_APB2PeriphClockCmd (RCC_APB2Periph_ADC1, ENABLE);

- پیکربندی پالس ساعت ADCx با کمک تابع ( )RCC_ADCCLKConfig

RCC_ADCCLK Config (RCC_PCLK2_Div8);

- باز تنظیم ADCx با کمک تابع ADC_StartCalibration(ADCx)
- منتظر بمانید تا کالیبراسیون ADCx انجام شود
- رفتن به مرحله بعد

- ADC_GetConversionValue (ADCx)

آخرین مقدار تبدیل شده در گروه معمولی را می خواند.

ADCx: x= 1, 2

Unsigned int AD_DATA;

AD-DATA = ADC_GetConversionValue (ADC2);

- ADC_GetDualModeConversionValue( )

در تبدیل حالت دوگانه آخرین مقادیر تبدیل شده گروه معمولی در ADC1 و ADC2 را می خواند.

ADCx: x= 1, 2

مثال:

unsigned Long int AD-DATA; // (32 bit)

AD_DATA = ADC_GetDualModeCormersionValue ();

- ADC_GetInjectedConversionValue (ADCx, ADC_InjectedChannel)

آخرین مقدار تبدیل شده در گروه تزریقی را می خواند.

ADCx: x= 1, 2

ADC_InjectedChannel:

ADC_InjectedChannel_1_Injected Channel1 selected.

ADC_InjectedChannel_2_Injected Channel2 selected.

ADC_InjectedChannel_3_Injected Channel3 selected.

ADC_InjectedChannel_4_Injected Channel4 selected.

مثال:

unsigned int AD-DATA;

```
AD_DATA=Get InjectedConversionValue (ADC2, ADC_Injected Channel_2);
```

نکته: تعاریف در هدر فایل باشد. Name.h

نکته: در سورس فراخوان می کنیم. Name.C


درس ۵ : درگاه های دیجیتال به آنالوگ DAC

درسنامه:

- مبدل دیجیتال به آنالوگ چیست؟
- معرفی یگان مبدل دیجیتال به آنالوگ در میکروکنترلر CH32V30x
- بررسی عملکرد مبدل دیجیتال به آنالوگ
- معرفی ثبات های یگان مبدل دیجیتال به آنالوگ
- پیکربندی و تنظیم یگان مبدل دیجیتال به آنالوگ

- مبدل دیجیتال به آنالوگ چیست؟

(Analog)



$$V_{out} = \frac{\text{Digital input}}{2^n} * (V_{REFH} - V_{REFI}) + V_{REFI}$$

- معرفی یگان مبدل DAC


در میکرو کنترلر CH32V307 دو یگان DAC تعبیه شده اند.

ارتباط این دو یگان با پردازندهای مسیر APB1 است.


قابلیت تفکیک این دو یگان ۸ یا ۱۲ بیت است.

این دو یگان قابلیت تولید شکل موج های نویز و مثلثی را نیز دارند.

- بلوک دیاگرام یگان DAC
  - در حالت تبدیل کلی




  - در حالت تبدیل دوتایی



- مولد شکل موج مثلثی در یگان DAC

این یگان دارای یک مولد موج مثلثی داخلی است که می تواند یک موج مثلثی با دامنه کوچک به سیگنال اصلی خروجی اضافه کند.

اگر بیت های WAVEx [1:0]=10 قرار داده شود ، تابع تولید شکل موج مثلثی فعال خواهد داشت.




- مولد شکل موج نویز در یگان DAC

Linear **F**eedback **S**hift **R**egister

این یگان داران یک مولد نویز داخلی است که از ثبات های انتقاق فیدبک خطی (LFSR) برای تولید موج شبه نویز با دامنه های متفاوت استفاده می کند.

اگر بیت ها ی WAVE [1:0]=01 انتخاب شوند ، مولد نویز روشن خواهد شد.



- تبدیل دیجیتال به آنالوگ دوگانه

اگر به هر دو یگان DAC به صورت همزمان نیاز باشد آنگاه حالت دوگانه کاربرد دارد .

در حالت تبدیل دو گانه با ثبات های DAC_RD8BDHR , DAC_LD12BDHR , DAC_RD12BDHR ادغام می شوند تا یگان ها به صورت همزمان روشن شوند .

- ثبات های DAC

Name	Description	Reset value
DAC_CTLR	DAC control register	0x00000000
DAC_SWTR	DAC software trigger register	0x00000000
DAC_R12BDHR1	DAC channel1 right-aligned 12-bit data hold register	0x00000000
DAC_L12BDHR1	DAC channel1 left-aligned 12-bit data hold register	0x00000000
DAC_R8BDHR1	DAC channel1 right-aligned 8-bit data hold register	0x00000000
DAC_R12BDHR2	DAC channel2 right-aligned 12-bit data hold register	0x00000000
DAC_L12BDHR2	DAC channel2 left-aligned 12-bit data hold register	0x00000000
DAC_R8BDHR2	DAC channel2 right-aligned 8-bit data hold register	0x00000000
DAC_RD12BDHR	Dual channel right-aligned 12-bit data hold register	0x00000000
DAC_LD12BDHR	Dual channel left-aligned 12-bit data hold register	0x00000000
DAC_RD8BDHR	Dual channel right-aligned 8-bit data hold register	0x00000000
DAC_DOR1	DAC channel1 data output register	0x00000000
DAC_DOR2	DAC channel2 data output register	0x00000000

- DAC Control Register (DAC_CTLR)

16 بیت پرارزش برای پیکربندی و تنظیم یگان شماره دو به کار می رود.

16 بیت کم ارزش برای پیکربندی و تنظیم یگان شماره یک به کار می رود.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved			DMAEN2	MAMP2[3:0]				WAVE2[2:0]		TSEL2[2:0]			TEN2	BOFF2	EN2
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved			DMAEN1	MAMP1[3:0]				WAVE1[2:0]		TSEL1[2:0]			TEN1	BOFF1	EN1


Bit	Name	Description
[31:29]	Reserved	Reserved.
28	DMAEN2	DMA enable of DAC channel2: 0: DMA of DAC channel2 disabled; 1: DMA of DAC channel2 enabled.
[27:24]	MAMP2 [3:0]	DAC channel2 mask/amplitude setting. The software sets this area to select the LFSR data mask bit in the noise generation mode, and select the waveform amplitude in the triangle waveform generation mode: 0000: Unmask bit0 of LFSR/Triangle amplitude equal to 1; 0001: Unmask bits[1:0] of LFSR / Triangle amplitude equal to 3; 0010: Unmask bits[2:0] of LFSR / Triangle amplitude equal to 7; 0011: Unmask bits[3:0] of LFSR / Triangle amplitude equal to 15; 0100: Unmask bits[4:0] of LFSR / Triangle amplitude equal to 31; 0101: Unmask bits[5:0] of LFSR / Triangle amplitude equal to 63; 0110: Unmask bits[6:0] of LFSR / Triangle amplitude equal to 127; 0111: Unmask bits[7:0] of LFSR / Triangle amplitude equal to 255; 1000: Unmask bits[8:0] of LFSR / Triangle amplitude equal to 511; 1001: Unmask bits[9:0] of LFSR / Triangle amplitude equal to 1023; 1010: Unmask bits[10:0] of LFSR / Triangle amplitude equal to 2047; ≥1011: Unmask bits[11:0] of LFSR / Triangle amplitude equal to 4095.
[23:22]	WAVE2 [1:0]	Noise/triangular wave generation enable of DAC channel2 00: Wave generator disabled; 01: Noise-wave generator enabled; 1x: Triangular-wave generator enabled.
[21:19]	TSEL2 [2:0]	Trigger event selection of DAC channel2: 000: TIM6 TRGO event; 001: TIM8 TRGO event; 010: TIM7 TRGO event; 011: TIM5 TRGO event; 100: TIM2 TRGO event; 101: TIM4 TRGO event; 110: External interrupt line9; 111: Software trigger; Others: Reserved.

18	TEN2	External trigger mode enable of DAC channel2: 0: Trigger of DAC channel2 disabled. The data written into the DAC_xDHR register is sent to the DAC_DOR2 register in 1 PB1 clock cycle. 1: Trigger of DAC channel2 enabled. The data written into the DAC_xDHR register is sent to the DAC_DOR2 register in 3 PB1 clock cycles. *Note: If software trigger is selected, the data in DAC_xDHR only needs to be sent to the DAC_DOR2 register in an PB1 clock cycle.*
17	BOFF2	DAC channel2 output buffer disable control (recommended to be enabled): 0: DAC channel2 output buffer enabled; 1: DAC channel2 output buffer disabled.
16	EN2	DAC channel2 enable: 0: DAC channel2 disabled; 1: DAC channel2 enabled.
[15:13]	Reserved	Reserved.
12	DMAEN1	DMA enable of DAC channel1: 0: DMA function of DAC channel1 disabled; 1: DMA function of DAC channel1 enabled.
[11:8]	MAMP1 [3:0]	DAC channel 1 mask/amplitude setting. The software sets these bits to select the LFSR data mask bit in the noise generation mode, and select the wave amplitude in the triangle waveform generation mode: 0000: Unmask bit0 of LFSR / Triangle amplitude equal to 1; 0001: Unmask bits[1:0] of LFSR / Triangle amplitude equal to 3; 0010: Unmask bits[2:0] of LFSR / Triangle amplitude equal to 7; 0011: Unmask bits[3:0] of LFSR / Triangle amplitude equal to 15; 0100: Unmask bits[4:0] of LFSR / Triangle amplitude equal to 31; 0101: Unmask bits[5:0] of LFSR / Triangle amplitude equal to 63; 0110: Unmask bits[6:0] of LFSR / Triangle amplitude equal to 127; 0111: Unmask bits[7:0] of LFSR / Triangle amplitude equal to 255; 1000: Unmask bits[8:0] of LFSR / Triangle amplitude equal to 511; 1001: Unmask bits[9:0] of LFSR / Triangle amplitude equal to 1023; 1010: Unmask bits[10:0] of LFSR / Triangle amplitude equal to 2047; ≥1011: Unmask bits[11:0] of LFSR / Triangle amplitude equal to 4095.
[7:6]	WAVE1 [1:0]	Noise/triangular-wave generation enable of DAC channel1. 00: Wave generator disabled; 01: Noise wave generator enabled; 1x: Triangular wave generator enabled.

[5:3]	TSEL1 [2:0]	Trigger event selection of DAC channel1: 000: TIM6 TRGO event; 001: TIM8 TRGO event; 010: TIM7 TRGO event; 011: TIM5 TRGO event; 100: TIM2 TRGO event; 101: TIM4 TRGO event; 110: External interrupt line9; 111: Software trigger; Others: Reserved.
2	TEN1	External trigger mode enable of DAC channel1: 0: Trigger of DAC channel1 disabled. The data written into the DAC_xDHR register is sent to the DAC_DOR1 register in 1 PB1 clock cycle. 1: Trigger of DAC channel1 enabled. The data written into the DAC_xDHR register is sent to the DAC_DOR1 register in 3 PB1 clock cycles. *Note: If software trigger is selected, the data in DAC_xDHR only needs to be sent to the DAC_DOR1 register in an PB1 clock cycle.*
1	BOFF1	DAC channel1 output buffer disable control (Recommended to be enabled): 0: DAC channel1 output buffer enabled; 1: DAC channel1 output buffer disabled.
0	EN1	DAC channel1 enable: 0: DAC channel1 disabled; 1: DAC channel1 enabled.

Note: The configuration register includes the configuration of channel1 and channel2. When the outputs of the 2 channels are enabled at the same time (ENx bit is '1'), the same wave is output to 2 hardware channels according to the configuration of channel1. When only the output of channel1 is enabled, the wave is output to the hardware channel1 according to the configuration of channel1, and channel2 does not output. When only the output of channel2 is enabled, the wave is output to the hardware2 according to the configuration of channel2, and channel 1 does not output.

- DAC Software Trigger Register (DAC_SWTR)



Bit	Name	Description
[31:2]	Reserved	Reserved.
1	SWTRIG2	Software trigger control bit of DAC channel2: 0: Software trigger of DAC channel2 disabled; 1: Software trigger of DAC channel2 enabled. *Note: Once the data in DAC_xDHR (After 1 PB1 clock cycle) is sent to the DAC_DOR2 register, this bit can be cleared by hardware.*
0	SWTRIG1	Software trigger control bit of DAC channel1: 0: Software trigger of DAC channel1 disabled; 1: Software trigger of DAC channel1 enabled. *Note: Once the data in DAC_xDHR (After 1 PB1 clock cycle) is sent to the DAC_DOR1 register, this bit can be cleared by hardware.*

- DAC Channel 1 Right-aligned 12-bit Data Hold Register (DAC_R12BDHR1)

داده 12 بیتی تراز از راست خروجی به یگان 1 در این ثبات نوشته می شود. این داده به صورت خود کار به مکان مناسب در DOR1 انتقال خواهد یافت.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DACC1DHR[11:0]											

Bit	Name	Description
[31:12]	Reserved	Reserved.
[11:0]	DACC1DHR[11:0]	12-bit right-aligned data of DAC channel1.

- DAC Channel 1 Left-aligned 12-bit Data Hold Register (DAC_L12BDHR1)

داده 12 بیتی تراز از چپ خروجی به یگان 1 در این ثبات نوشته می شود. این داده به صورت خود کار به مکان مناسب در DOR1 انتقال خواهد یافت.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DACC1DHR[11:0]												Reserved			

Bit	Name	Description
[31:16]	Reserved	Reserved.
[15:4]	DACC1DHR[11:0]	12-bit left-aligned data of DAC channel1.
[3:0]	Reserved	Reserved.

- DAC Channel 1 Right-aligned 8-bit Data Hold Register (DAC_R8BDHR1)

داده 8 بیتی تراز از راست خروجی به یگان 1 در این ثبات نوشته می شود . این داده به صورت خود کار به مکان مناسب در DOR1 انتقال خواهد یافت.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved								DACC1DHR[7:0]							

Bit	Name	Description
[31:8]	Reserved	Reserved
[7:0]	DACC1DHR[7:0]	8-bit right-aligned data of DAC channel 1.

- DAC Dual Channel Right-aligned 12-bit Data Hold Register (DAC_RD12BDHR)


داده 12 بیتی تراز از راست خروجی به یگان های 1و2(درحالت تبدیل دوگانه) در این ثبات نوشته می شود. این داده به صورت خود کار به مکان مناسب در DOR1 انتقال خواهد یافت.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved				DACC2DHR[11:0]											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reserved				DACC1DHR[11:0]											

Bit	Name	Description
[31:28]	Reserved	Reserved
[27:16]	DACC2DHR[11:0]	12-bit right-aligned data of DAC channel 2.
[15:12]	Reserved	Reserved
[11:0]	DACC1DHR[11:0]	12-bit right-aligned data of DAC channel 1.

- DAC Dual Channel Left-aligned 12-bit Data Hold Register (DAC_LD12BDHR)


داده 12 بیتی تراز از چپ خروجی به یگان های 1و2(درحالت تبدیل دوگانه) در این ثبات نوشته می شود.
این داده به صورت خود کار به مکان مناسب در DOR1 انتقال خواهد یافت.



Bit	Name	Description
[31:20]	DACC2DHR[11:0]	12-bit left-aligned data of DAC channel 2.
[19:16]	Reserved	Reserved
[15:4]	DACC1DHR[11:0]	12-bit left-aligned data of DAC channel 1.
[3:0]	Reserved	Reserved

- DAC Dual Channel Right-aligned 8-bit Data Hold Register (DAC_RD8BDHR)

داده 8 بیتی تراز از راست خروجی به یگان های 1و2(درحالت تبدیل دوگانه) در این ثبات نوشته می شود.
این داده به صورت خود کار به مکان مناسب در DOR1 انتقال خواهد یافت.



Bit	Name	Description
[31:16]	Reserved	Reserved
[15:8]	DACC2DHR[7:0]	8-bit right-aligned data of DAC channel 2.
[7:0]	DACC1DHR[7:0]	8-bit right-aligned data of DAC channel 1.

- توابع HAL برای یگان DAC

این توابع در فایل ch32V30x-dac.h , ch32V30x-dac.c در دسترس هستند.

- DAC_DeInit()

این تابع مقادیر پیش فرض ثبات های DAC ها را بازنشانی می کند.

مثال:

```
DAC_DeInit ();
```

- پیکربندی ثبات های DAC

ساختار DAC_Incestruct چهار پارامتر ویژگی مبدل DAC را شامل می شود.

  - DAC_Trigger
  - DAC_WaveGeneration
  - PAC_LFSRUnmask_TriangleAmplitude
  - DAC_Output Buffer

- DAC_Initstruct ⟶DAC_Trigger

این پارامتر تحریک بیرونی را برای یگان DAC مورد نظر تعیین می کند.

این پارامتر می تواند یکی از مقادیر زیر باشد:

DAC_Trigger_None

با نوشتن به ثبات DAC1_DHRxxxx به صورت خودکار تبدیل انجام خواهد شد.

DAC_Trigger_T6_TRGO (T6_TRGO تبدیل در اثر رویداد)

DAC_Trigger_T8_TRGO (T8_TRGO تبدیل در اثر رویداد)

DAC_Trigger_T7_TRGO (T7_TRGO تبدیل در اثر رویداد)

DAC_Trigger_T5_TRGO (T5_TRGO تبدیل در اثر رویداد)

DAC_Trigger_T2_TRGO (T2_TRGO تبدیل در اثر رویداد)

DAC_Trigger_T4_TRGO (T4_TRGO تبدیل در اثر رویداد)

DAC_Trigger_Ext_IT9 (تبدیل در اثر رویداد Ext_IT9)

DAC_Trigger_Software (تبدیل در اثر رویداد نرم افزاری)

- DAC_Initstruct ⟶DAC_WaveGeneration

این پارامتر مولد شکل موج را برای یگان DAC مورد نظر تعیین می کند.

این پارامتری تواند یکی از مقادیر زیر باشد:

DAC_WaveGeneration_None (مولد شکل موج خاموش)

DAC_WaveGeneration_Noise (مولد شکل موج نویز روشن)

DAC_WaveGeneration_Triangle (مولد شکل موج مثلثی روشن)

- DAC_InitStruct ⟶DAC_LFSRUnmask_TriangleAmplitude

این پارامتر دامنه مولد شکل موج را برای یگان DAC مورد نظر تعیین می کند.

این پارامتر می تواند یکی از مقادیر زیر باشد :

- برای شکل موج شبه نویز

DAC_LFSRUnmask_Bit0

DAC_LFSRUnmask_Bits n-0 (n= 1 to 10)

- برای شکل موج مثلثی

DAC_TriangleAmplitude_m (m= 2^n -1, n=1 to 12)

- DAC_Initstruct ⟶DAC_Output Buffer

این پارامتر بافر خروجی را برای یگان DAC مورد نظر روشن / خاموش می کند.

این پارامتر می تواند یکی از مقادیر زیر باشد:

DAC_Output Buffer_Enable (بافر مولد موج روشن)

DAC_Output Buffer_Disable (بافر مولد موج خاموش)

- DAC_StructInit(&DAC_InitStruct)

پارامترهای ساختار DAC_StructInit را به مقادیر پیش فرض بازنشانی می کند.

DAC_InitStruct ⟶DAC_Trigger = DAC_Trigger_None;

DAC_InitStruct ⟶DAC_WareGeneration = DAC_wareGeneration_None;

DAC_InitStruct ⟶DAC_LFSRUnmask_TriangleAmplitude = DAC_

LFSRUnmask_Bit0;

DAC_InitStruct ⟶DAC_OutputBuffer = DAC_OutputBuffer_Enable;

مثال:

DAC_Struck Init (& DAC_InitStruct);

- تعریف و پیکربندی ساختار DAC_InitStract

DAC_InitTypeDef DAC_InitStruct; // (تعریف)

/* نوشتن به عناصر ساختار : */

DAC_InitStruct ⟶DAC_Trigger = Value;

DAC_InitStruct ⟶DAC_WareGeneration = Value;

DAC_InitStruct ⟶DAC_LFSRUnmask_TriangleAmplitude = Value;

DAC_InitStruct ⟶DAC_OutputBuffer = Value;

- DAC_Init (DAC_Channel, & DAC_InitStract)

یگان DACx را پیکربندی می کند.

DAC_Channel:

DAC_Channel_1: DAC Channel 1 selected.

DAC_Channel_2: DAC Channel 2 selected.

DAC_Init (DAC_Channel_2, & DAC_InitStract);

- DAC_Cmd (DAC Channel, Newstate)

این تابع یگان DAC مورد نظر را روشن / خاموش می کند.

DAC_Channel:

DAC_Channel_1: DAC Channel 1 selected.

DAC_Channel_2: DAC Channel 2 selected.

New State: ENABLE (روشن) یا DISABLE (خاموش)

مثال:

DAC_Cmd (DAC_Channel_2, ENABLE);

- DAC_SoftwareTriggerCmd (DAC_Channel, New State);

این تابع رویداد تحریک نرم افزاری یگان DAC مورد نظر را روشن /خاموش می کند.

DAC_Channel:

DAC_Channel_1: DAC Channel 1 selected.

DAC_Channel_2: DAC Channel 2 selected.

New State: ENABLE (روشن) یا DISABLE (خاموش)

مثال:

DAC_SoftwareTriggerCmd (DAC_Channel_1, DISABLE);

- DAC_DualSoftwareTriggerCmd (NewState);

این تابع رویداد تحریک نرم افزاری یگان های DAC (در حالت دوگانه) مورد نظر را روشن /خاموش می کند.

New State: ENABLE (روشن) یا DISABLE (خاموش)

مثال:

DAC_DualSoftwareTriggerCmd (ENABLE);

- DAC_WaveGenerationCmd (DAC_Channel, DAC_Wave, New State);

این تابع مولد موج یگان DAC مورد نظر را تنظیم و روشن/خاموش می کند.

DAC_Channel:

DAC_Channel_1: DAC Channel 1 selected.

DAC_Channel_2: DAC Channel 2 selected.

New State: ENABLE (روشن) یا DISABLE (خاموش)

DAC_Wave: DAC_Wave_Noise یا DAC_Wave_Triangle

مثال:

DAC_WaveGenerationCmd (DAC_Channel_2, DAC_Wave_Noise, ENABLE);

- DAC_SetChannel 1/2 Data (DAC_Align, Data)

مقدار جدید را به ثبات نگهداری یگان DAC1/2 می نویسید.

DAC_ Align : تراز و تعداد بیت داده را تعیین می کند

DAC_Align_8b_R: داده 8 بیتی تراز از راست

DAC_Align_12b_L: داده 12 بیتی تراز از چپ

DAC_Align_12b_R: داده 12 بیتی تراز از راست

Data: مقدار داده منتقل شده به ثبات نگهداری داده

مثال:

DAC_SetChannel1Data (DAC_Align_8b_R, 138)

مثال:

DAC_SetChannel2Data (DAC_Align_12b_R, 1578)

- DAC_SetDualChannel Data (DAC_Align, Data 2, Data 1)

مقدار جدید را به ثبات های نگهداری هر دو یگان DAC را در حالت دوگانه می نویسد.

DAC_ Align : تراز و تعداد بیت داده را تعیین می کند

DAC_Align_8b_R: داده 8 بیتی تراز از راست

DAC_Align_12b_L: داده 12 بیتی تراز از چپ

DAC_Align_12b_R: داده 12 بیتی تراز از راست

Data1/Data2: مقدار داده منتقل شده به ثبات نگهداری داده

مثال:

DAC_SetDualChannel Data (DAC_Align_12_R, 518, 1578)

- DAC_GetDataOutputValue(DAC_Channel)

آخرین مقدار نوشته شده به یگان DAC را می خواند .

DAC_Channel:

DAC_Channel_1: DAC Channel 1 selected.

DAC_Channel_2: DAC Channel 2 selected.

مثال:

```
Unsigned int DAC_OUT1;
DAC_OUT1= DAC_GetDataOutputValue (DAC_Channel_1);
```

درس ششم: درگاه تصویر دیجیتال


درس نامه:

- مقدمه ای بر تصویر دیجیتال
- سیگنال تصویر
- مقایسه


- تصویر دیجیتال

تصویر دیجیتال یک آرایه دوبعدی است که از نقاط فیزیکی تشکیل شده است. هر نقطه یک پیکسل نامیده می شود. تشکیل کوچکترین عنصر قابل کنترل یک تصویر است هر پیکسل دارای نشانی است. شکل زیر تفاوت بین تصویراصلی و تقریب دیجیتالی آن را نشان می دهد.


تصویر دیجیتال




تصویر واقعی



- برای یک تصویر سیاه وسفید، هر پیکسل شامل یک بیت است .هر پیکسل سیاه یا سفید است(0 یا 1).
- برای یک تصویر مقیاس خاکستری ، هر پیکسل از 2 تا 8 بیت تشکیل می شود.
- برای تصاویر رنگی ، تعداد بیت ها درهر پیکسل از 8 تا 24 متغیر است (حداکثر هر پیکسل می تواند تا 1677216 رنگ ممکن داشته باشد.)





- فضای رنگ

فضاهای رنگی اساساً نمودارهای ریاضی رنگ های پایه هستند که با هم ترکیب می شوند تا هر تعداد رنگ با اشباع و روشنایی متفاوت تولید کنند.

فضای رنگی برای تولید تصاویر و ویدیوهای متحرک رنگی ضروری هستند.

فضای رنگی RGB و YUV احتمالاً دو مورد از پرکاربردترین سیستم ها هستند و نیاز به درک منحصر به فردی از هر دو نظریه رنگ و ریاضی دارند.

- فضای RGB

فضاهای رنگی RGB عمدتاً در پلتفرم های دیجیتال استفاده می شوند و از نور رنگی الگو برداری شده اند. پیش فرض اصلی این است که از ترکیب سه رنگ قرمز، آبی و سبز می توان طیف رنگی وسیعی را تولید کرد.

به طور خلاصه مدل RGB رنگ را همانگونه که با چشم غیر مسلح می بینیم نشان می دهد.

اگر به رنگ ها همانطور که مدل می بیند به صورت ریاضی نگاه کنیم ، هر رنگی با گرفتن درصد های مختلف قرمز، سبز و آنجا برای ایجاد عمق رنگ های مختلف ایجاد می شود.

سه رنگ اصلی قرمز (RED) ، سبز (GREEN) و آبی (BLUE) را برای نمایش هر نقطه (Pixel) از تصویربه کار می برد. بنابراین به یک آرایه سه تایی از مقادیر رنگی نیاز است.

MIPI (Mobile Industry processor Interface) Alliance


- فضای رنگ YUV

فضای رنگی YUV در آغاز تلویزیون آنالوگ استفاده شد. فضای رنگی را به ویژه می توانست هم رنگی و هم سیاه و سفید را رمزگشایی و نمایش دهد.

مانند همه فضاهای رنگی، YUV فقط یک اصطلاح مختصر برای" درخشندگی" ،" درخشندگی قرمز " و " درخشندگی آبی" است.

اساساً، YUV یک سیستم رمزگذاری ریاضی مانند هر سیستم دیگری است، اما هم روشنایی و هم رنگ را در خود جای داده است.

YUV برای تولید تصاویر در مقیاس خاکستری (Grey scale) بسیار مفید است ، زیرا تنها کاری که کاربر باید انجام دهد این است که از شر مؤلفه های U وV معادله خلاص شود.



- رابطه فضای YUV , RGB

$$Y = 0.299R + 0.587G + 0.114B$$

$$R = Y + 1.140V$$

G = Y – 0.395U + 0.581V


B = Y + 2.032U

U = – 0.147R – 0.289G + 0.436B

V = 0.615R – 0.515G – 0.100B

- یک نمونه یگان دوربین OV76070

Optical size	**10.6 inch**
Resolution	**640x480 (VGA)**
Lens	**F1-8/6mm**
Output Format	**Raw RGB** **RGB (RGB 4:2:2, RGB 565/555/444)** **YUN (4:2:2)** **YCbCr (4:2:2)**



- یگان درگاه ویدیو دیجیتال (Digital Video Port)


درگاه ویدئوی دیجیتال (DVP) ، از استفاده از زمان بندی را بط DVP برای دریافت داده های تصویری پشتیبانی می کند.

این درگاه از داده های تصویری که به صورت خط و قاب در فضاهای رنگی مانند RGB وYUV و ... پشتیبانی می کند.

همچنین از داده های تصویر فشرده مانند JPEG نیز پشتیبان می کند.

این درگاه می تواند جریان داده موازی با سرعت بالا را از یگان دوربین به صورت 8 بیتی ، 10 بیتی و یا 12 بیتی دریافت کند.

- روش اتصال به حسگرهای تصویری



- PLCK (Pixel clk): pixel clock, each clock corresponds to single pixel data (Uncompressed data). The PCLK clock output by the external DVP interface sensor supports a maximum of 96MHz.
- HSYNC (Horizontal synchronization): horizontal synchronization signal.
- VSYNC (Vertical synchronization): Frame synchronization signal.
- DATA: pixel data or compressed data, the bit width supports 8/10/12 bits.
- XCLK: The reference clock of the Sensor.
- I2C interface: The register used to configure the sensor.


Table DVP pins

Name	Signal Type Description
PLCK	Pixel clock input
DATA[11:0]	Pixel data input
VSYNC	Frame sync signal input
HSYNC	Line sync signal input

- فهرست ثبات های DVP

Name	Description	Reset value
R8_DVP_CR0	DVP control register0	0x00
R8_DVP_CR1	DVP control register1	0x06
R8_DVP_IER	DVP interrupt enable register	0x00
R16_DVP_ROW_NUM	DVP row number configuration register	0x0000
R16_DVP_COL_NUM	DVP column number configuration register	0x0000
R32_DVP_DMA_BUF0	DVP DMA address0 register	0x00000000
R32_DVP_DMA_BUF1	DVP DMA address1 register	0x00000000
R8_DVP_IFR	DVP interrupt flag register	0x00
R8_DVP_STATUS	DVP receive FIFO status register	0x00
R16_DVP_ROW_CNT	DVP row count register	0x0000
R16_DVP_HOFFCNT	Horizontal displacement register for the start of the window	0x0000
R16_DVP_VST	Window start line number register	0x0000
R16_DVP_CAPCNT	DVP capture count register	0x0000
R16_DVP_VLINE	DVP vertical line count register	0x0000
R32_DVP_DR	DVP data register	0x00000000

- بلوک دیاگرام DVP



- DVP Control Register (R8_DVP_CR0)

Bit	Name	Description
6	RB_DVP_JPEG	JPEG mode enable. 0: Raw data format; 1: JPEG compression format.
[5:4]	RB_DVP_MSK_DAT_MOD	DVP data bit width configuration. 00: 8-bit mode; 01: 10-bit mode; 1x: 12-bit mode.
3	RB_DVP_P_POLAR	PCLK polarity configuration. 0: Sample data on the rising edge of PCLK; 1: Sample data on the falling edge of PCLK.
2	RB_DVP_H_POLAR	HSYNC polarity configuration. 0: HSYNC high level data is valid; 1: HSYNC low level data is valid.
1	RB_DVP_V_POLAR	VSYNC polarity configuration. 0: VSYNC low level data is valid; 1: VSYNC high level data is valid.
0	RB_DVP_ENABLE	DVP enable. 0: Disable DVP; 1: Enable DVP.

- DVP Control Register (R8_DVP_CR1)

Bit	Name	Description
[7:6]	RB_DVP_FCRC	DVP frame capture rate control. 00: Capture all frames; 01: Capture every other frame; 10: Capture every third frame. 11: Reserved
5	RB_DVP_CROP	Crop function control. 0: Capture full image; 1: Capture only the data in the window specified by the clipping register.
4	RB_DVP_CM	Capture mode. 0: Continuous mode; 1: Snapshot mode.
3	RB_DVP_BUF_TOG	Buffer address flag. Hardware control toggle, the software sets 1 to flip this bit, and writing 0 is invalid. 0: Data is stored at receive address 0; 1: Data is stored at receive address 1.
2	RB_DVP_RCV_CLR	Receive logic reset control. 0: Cancel the reset operation; 1: Reset the receiving logic circuit.
1	RB_DVP_ALL_CLR	Flag and FIFO clear control, write 1 or write 0 by software: 0: Cancel the reset operation; 1: Reset flag and FIFO.
0	RB_DVP_DMA_ENABLE	DMA enable: 0: Disable DMA; 1: Enable DMA.

- DVP Interrupt Enable Register (R8_DVP_IER)

Bit	Name	Description
[7:5]	Reserved	Reserved
4	RB_DVP_IE_STP_FRM	Frame stop interrupt enable. (Interrupt is generated when VSYNC changes from an active level to an inactive level.) 0: Disable frame stop interrupt; 1: Enable frame stop interrupt.
3	RB_DVP_IE_FIFO_OV	Receive FIFO overflow interrupt enable. 0: Disable FIFO overflow interrupt; 1: Enable FIFO overflow interrupt.
2	RB_DVP_IE_FRM_DONE	Frame reception done interrupt enable. (Interrupt is generated when the counter reaches the ROW/COL_NUM configuration value, indicating that the last data has been written to RAM) 0: Disable frame reception done interrupt; 1: Enable frame reception done interrupt.
1	RB_DVP_IE_ROW_DONE	Row done interrupt enable. (Interrupt is generated when the counter reaches the COL_NUM configuration value) 0: Disable row done interrupt; 1: Enable row done interrupt.
0	RB_DVP_IE_STR_FRM	New frame start interrupt enable. (Interrupt is generated when VSYNC changes from an inactive level to an active level, indicating that a new frame starts and data is coming.) 0: Disable new frame start interrupt; 1: Enable new frame start interrupt.

- DVP Interrupt Flag Register (R8_DVP_IFR)

این ثبات پرچم وقفه ها است.
با رخداد وقفه بیت مربوطه 1 شده و با نوشتن صفر در ان بیت مربوطه پاک می شود.

Bit	Name	Description
[7:5]	Reserved	Reserved.
4	RB_DVP_IF_STP_FRM	Frame stop interrupt flag, active high, clear by writing 0.
3	RB_DVP_IF_FIFO_OV	Receive FIFO overflow interrupt flag, active high, clear by writing 0.
2	RB_DVP_IF_FRM_DONE	Frame receive completion interrupt flag, valid high, clear by writing 0.
1	RB_DVP_IF_ROW_DONE	Row done interrupt flag, active high, clear by writing 0.
0	RB_DVP_IF_STR_FRM	Frame start interrupt flag, active high, clear by writing 0.

- DVP Row Number Configuration Register (R16_DVP_ROW_NUM)

Bit	Name	Description
[15:0]	RB_DVP_ROW_NUM[15:0]	In RGB mode, it indicates the number of rows contained in a frame of image data. In JPEG mode, this register has no practical meaning.

- Column Number Configuration Register (16_DVP_COL_NUM)

Bit	Name	Description
[15:0]	RB_DVP_COL_NUM[15:0]	In RGB mode, indicates the number of PCLK cycles contained within a line of data. In JPEG mode, it is used to configure the DMA receive length.

- DVP DMA Address 0 Register (R32_DVP_DMA_BUF0)

Bit	Name	Description
[31:0]	RB_DVP_DMA_BUF0[31:0]	DMA receive address 0.

- DVP DMA Address 1 Register (R32_DVP_DMA_BUF1)

Bit	Name	Description
[31:0]	RB_DVP_DMA_BUF1[31:0]	DMA receive address 1.


- DVP Receive FIFO Status Register (R8_DVP_STATUS)

Bit	Name	Description
7	Reserved	Reserved.
[6:4]	RB_DVP_FIFO_CNT[2:0]	FIFO counter.
3	Reserved	Reserved.
2	RB_DVP_FIFO_OV	FIFO overflow status. 0: FIFO not overflow; 1: FIFO overflow.
1	RB_DVP_FIFO_FULL	FIFO full status. 0: The FIFO is not full; 1: The buffer is full.
0	RB_DVP_FIFO_RDY	FIFO ready status. 0: No data in the FIFO; 1: There is data in the FIFO.

- DVP Row Count Register (R16_DVP_ROW_CNT)

Bit	Name	Description
[15:0]	RB_DVP_ROW_CNT[15:0]	In actual reception, the number of rows contained in a frame of image data, this register is updated at the end of the frame. In JPEG format, the value of this register has no meaning.

- پیکربندی برداشتن پنجره از تصویر



- DVP Data Register (R32_DVP_DR)

Bit	Name	Description
[31:0]	RB_DVP_DR[31:0]	Each time the DVP interface receives 4 bytes of data, a DMA request is triggered, and the 4-byte deep FIFO can leave sufficient time for DMA transfers. It can effectively prevent the occurrence of DMA overflow.

- فهرست توابع:

- void DVP_INTCfg (s,i);
- void DVP_Mode(s,i);
- void DVP_Cfg (s,i,j);

➢ void DVP_INTCfg (s,i);

پیکربندی وقفه های درگاه دوربین (DVP)

s: فعال سازی وقفه
ENABLE
DISABLE
i: نام وقفه
RB_DVP_IE_STP_FRM
RB_DVP_IE_FIFO_ON
RB_DVP_IE_FRM_DONE
RB_DVP_IE_STR_FRM

- void DVP_Mode(s,i);

پیکربندی داده تصویری درگاه دوربین (DVP)

s: تعداد بیت پیکسل
RB_DVP_D8_MOD
RB_DVP_D10_MOD
RB_DVP_D12_MOD

i: نوع تصویر
Video_Mode (تصویر خام)
JPEG_Mode (تصویر فشرده)

- DVP_Cfg (s,i,j)


پیکربندی داده تصویر یا درگاه دوربین (DVD)

s: DMA تنظیم
DVP_DMA_Enable
DVP_DMA_Disable

i: نوع تصویر
Video_Mode (تصویر خام)
JPEG_Mode (تصویر فشرده

j: receive reset enable بیت
DVP_FLAG_FIFO_RESET_ENABLE
DVP_FLAG_FIFO_RESET_DISABLE

- پروژه DVP_TFTLCD



بر پایه یگان OV2640 نوشته شده است.

- رزولوشن حداکثر: UXGA(1600*1200) در15 fps
- حداکثر نرخ فریم : 30 fps در SVGA, 60 fps در CIF
- سایز اپتیکال : 1.4
- خروجی با پشتیانی از فرمت های YUV (GRB 4:2:2, RGB 565/555) ,RGB Raw RGB

(4:2:2) and YCbCr (4:2:2)

- پشتیبانی از تصاویر با ابعاد UXGA, SXGA, SVGA و مقیاس دان کوچکتر ازSXGA تا 40×30
- پشتیبانی از فشرده سازی JPEG بدون رنگ
- حساسیت بالا برای شرایط کم نور
- استفاده آسان FPGA, DSP,Arduino